Story Transcript
Cap´ıtulo
14
14.1. Líneas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 14.1.1. Líneas de dirección: Acceso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186 14.1.2. Líneas de datos: Rendimiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186 14.1.3. Líneas de control: Protocolo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186 14.1.4. Líneas de corriente: Alimentación
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
14.2. Jerarquía . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 14.3. Protagonistas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190 14.3.1. Capas o niveles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190 14.3.2. Otros personajes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 14.3.2.1. El controlador del bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
193
14.3.2.2. El concentrador y repetidor de señales . . . . . . . . . . . . . . . . . . . . . . . . . . . .
193
14.3.2.3. El árbitro del bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
193
14.3.2.4. Los puentes de conexión al bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
194
14.3.2.5. Implementaciones
194
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.4. El bus local . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 14.4.1. VESA: Rendimiento, pero no a cualquier precio . . . . . . . . . . . . . . . . . . . . . . 195 14.4.2. El bus del procesador: El bus local en su forma natural . . . . . . . . . . . . . . . . . . 196 14.4.2.1. Intel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
196
14.4.2.2. AMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
196
14.4.3. El desdoble del bus local . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
Resumen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 Cuestionario de evaluación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
n la arquitectura de un PC la información fluye por diversos caminos, teniendo siempre el microprocesador como centro neurálgico donde se procesa la información. Estos caminos reciben el nombre de buses.
-/.10325436 L os buses agrupan líneas de tres clases: D irecciones, datos y control. Eventualmente, pueden sumarse a ellas líneas de alimentación con objeto de ah orrarse un conector ex preso para é stas, como ocurre en las conex iones mediante z ócalos. L a tabla 14.1 resume cuantitativamente la partida que se utiliz a para cada clase en algunas de las conex iones más populares del PC.
! "$#&% ')(+*,'
*
7+8:9=:?A@
BDCFE
GM{ su~[ &}D t>~ t{[sutx kxpr+{D1 t+}x W[+|w ¡W£¢F¤)¥¦¨§¡©+ª/«W¤[¬¯®°«¯¤1²±³¤A´¥¶µ$®· § ¸q¸ ¹§ ªFº ¸Fº¯» §W©Jª W[+|w ¡W£¢F¤)¥¦l¸©+º/«W¤[¬¯®°«¯¤1²±³¤A´¥¶µ$®· ¼¼:¼ ¸½ ¹§ »¾½J§ »D¿+º ¸¡©Jº W[+|ÁÀh¼   «W¤Aì®°Ä«W¤Å·Æ¤A·wqÇ:µ_wÀhÀ5ÈÊÉ »[§ ¹>¸ ¿q© ¿+º »Yª+§ W[+|Áȼ   «¯¤1²¬®ÇTµ|ÁÈÄÀ5ÈÊÉ ¸F§ »[¹ §>§ Ì>º »Yª+§ W[+|Á«W¤[¬¯®°Í±ÍÎo¼5ÏФ[°:Ñ¿ ±×®¤AÇ:¥:°¤[Ç:µ|¤ËÀhØo¦â½F¿äã¯å¿ ±×®¤AÇ:¥:°¤[Ç:µ|¤héì ïJðòñóï ô!õÄö¯·Æ¤AÇT÷«W¤ä$ø|´¯¤Y>°5«W¤[«Wµu1q«¯F°h÷«WµÓÇT¤[A1µ$q´¯¤[°[ù«¯+¥:°Aù!)q´q¥TÇ:q²ú+Óµ$·Æ¤[´q¥b>1µ$q´¤A´ F$ûq®¯´>° 1>´¤Aü¡µ|>´¤[°ý«¤A!¤A´¥:qÇ:´±þÎhÔ¡ÿ ´÷uÑ«/+!)q´V¥:ÇT> ¤A·Æq°oµ$´Ç:µ_«¯q«ùÓq° ®¯¤Íµ|´¡úF¤[c¥T>´ u5°:¤ ´¤[¥b>«q° hǶ¤[°:¤1Ç JF«¯q° ÑFǤA ÐF¬¯Ç:µ_A>´¥:¤ÅÏ ¤[°«W¤Ycµ|Ç[ùY¥¶«>° |q° q®¤o¤Y° ¥¶Ç:µu¥£·Æ¤A´¥:¤ ´Å° ¤ ¤1´Ç¥Tµ|«Ç:¤ ¤AÇT¤A´¥:¤y _ +|µÓ·y¤[´V¥T>1µ$q´ ¤[·yV° A>´¥Tq«W¥:W«¯q°_>°5cq´¤)üWµÓF´¯¤Y°Ä¥¶µ$¤[Ç:Ç£¯ù µÓ´c|®µu«>°Í_>° ®¯¤5¥¶µ$¤[´¤A´ÑFÇÊq¬ ¤)¥¶ä¤Y° ¥b+¬¯µ|$µ [>ÇÓÆ°:¤ F!¥:Çb+´°:·Æµ¥TµÓ«äÑFÇ>¥:Çb>°[Ô
?A@;45B:C8
WUXZY\[;]N_;`
i : 8;jG8CO;8AkR8
()(*#+, -/.0()(1 2!3
!
"
FG3! "
-IH
J "
#LK
#M J *FG3
L as vías por las que se transmite con una ú nica línea de datos se denominan comunicaciones serie, y en ellas resulta más coh erente medir la velocidad en M egabits por segundo. Para contrastar las comunicaciones serie con las paralelo en su forma primitiva, recomendamos visitar la sección 15 .2 ; para conocer más sobre sus implementaciones actuales, visitar la sección 16 .3 .
* *
Ea
"$#&%'
L as lín ea s d e d a to s determinan la anch ura de la información a transmitir. Este parámetro, multiplicado por la frecuencia de transmisión del bus, determina su mé trica de rendimiento más conocida, el a n c h o d e ba n d a , que indica la velocidad de comunicación por el bus en M egabytes por segundo (M bytes/ sg.). Por ejemplo, el bus local del Pentium 4 tiene una anch ura de 6 4 líneas por las que emite con una frecuencia de 40 0 M H z V , lo que le proporciona un anch o de banda de 3 .2 G bytes/ sg.
S >T?UQR>
WUXZY\[;]R^7^
"
El nú mero de lín ea s d e d ir ec c ió n del bus suele ser menor que aqué llas de que dispone el procesador, ya que la cantidad de recursos a direccionar es claramente inferior. En este caso, la placa base incluirá la circuitería para la decodifi cación de las ú ltimas a las primeras.
ED
QR5
!
L os registros del controlador del bus que determinan su funcionalidad se sitú an en una serie de posiciones de memoria, y eventualmente, tambié n los del controlador de cada dispositivo que dialoga por el bus. D e esta manera, el procesador accede al controlador del bus como parte de la memoria principal, y a su vez , el controlador del bus puede dialogar con los controladores de dispositivo de esta manera.
4657498;:=
>N?O7P68
!
"
(b3 F%c3de-gfh%c3JFG3(b3d3
D etrás del anch o de banda tambié n se encuentra la especifi cación que defi ne el p r o to c o lo del bus, esto es, las formas de diálogo que tienen lugar por sus líneas elé ctricas. lnmporqtsnu'vxwxyCucyzCv{u}|qts~nBsnoB~nwus
yRsn
7
J~n7orAoAvLwxAvxwx~nu'yA7q)wxoLsqLoByAsJA
c N;B ¡
7¢;£
L as lín ea s d e c o n tr o l pueden clasifi carse en tres tipos básicos: S incroniz ación y temporiz ación: Por ejemplo, las líneas dedicadas a la señ al de reloj en buses síncronos. S on responsables del rendimiento junto con la anch ura del bus de datos. Interfaz : Por ejemplo, el arbitraje o control de acceso al medio en buses compartidos, los pares de líneas petición/ respuesta en buses asíncronos y los diálogos PnP en buses autoconfi gurables. Implementan el protocolo del bus en general. F iabilidad: Por ejemplo, los bits de paridad para la detección de errores o el código ECC para su corrección. Transportan metadatos en general.
´}µ¶·¹¸º
»·
¼b½¾B¾¿M·J¶*ÀG·ÂÁÄÃ
ÅE¿ÇÆ
¯
·J¶*ÀG¸J¼*¿Mȶ
El nivel físico, el más bajo de la especifi cación de un bus, establece las propiedades para sus cables de transmisión y el formato físico de los conectores situados en sus ex tremos. En función de é stos quedarán defi nidas sus características elé ctricas: El grosor (sección) del cable condiciona los niveles de tensión y corriente máx imos que se pueden utiliz ar, la impedancia determina el alcance del bus, y el apantallado, la tolerancia al ruido de la señ al. U n ejemplo de cómo influyen la impedancia y el apantallado lo tenemos en la tabla 16 .13 para el caso del bus U S B . R especto a la alimentación, el bus puede disponer de un par de líneas para alimentar a dispositivos de bajo consumo (bus-pow ered), mientras que si é stos son más ex igentes, h abilitarán un ench ufe para su toma de corriente independiente (auto-pow ered).
°}±³²
ÉËÊTÌAÍCÎ
*
Ï ÐAÑRÊÓÒBÔ
ÕGÖZ×\Ø;ÙÛÚ;Ü
ÝAÞ ÑUßZà6ÔTáUÍBâAÍBã ä ÞGå Ô=ß à=ÔáGÍÓâCÍ;ã
Atendiendo a las necesidades de alimentación podemos distinguir tres clases de perifé ricos: ¶ C o n sum o r ed uc id o . D ispositivos que por su ex tremada simplicidad requieren menos de 10 0 mA de corriente. El teclado y el ratón son dos buenos ejemplos. æ
· C o n sum o m ed io . D ispositivos con gran presencia de ch ips que requieren mayores dosis de energía, aprox imadamente entre 10 0 mA y 1 A en total, pero que la especifi cación del bus aú n se basta para alimentar. Por ejemplo, U S B alimenta un máx imo de 5 0 0 mA desde su hub (ver sección 14.3 .2 .1), mientras que F ire Wire sitú a este mismo límite en los 1.2 5 A. En el grupo de dispositivos internos (conectados mediante z ócalo dentro de la carcasa), los ejemplos son la tarjeta gráfi ca, de sonido y de comunicaciones, mientras que como dispositivos ex ternos (conectados mediante puerto), tenemos la cámara fotográfi ca digital, la cámara de vídeo y la w ebcam. Para más información sobre z ócalos, puertos y conectores en general, remitimos al lector a la sección 2 1.1.
ì
¸ C o n sum o elev a d o . D ispositivos con algú n tipo de tracción mecánica en los que la presencia de motores dispara su consumo elé ctrico. Todos ellos necesitan una toma de corriente independiente para este menester. Aquí englobaríamos como dispositivos internos a los de almacenamiento masivo (disquetera, disco duro, CD -R O M , D V D , etc.) que se nutren de tomas procedentes de la fuente de alimentación del PC, y como dispositivos ex ternos, la impresora y el escáner, ya con ench ufe propio.
ç7èRèêé6ë
ç èAèêé ë í
¦
ç'ë
«® ª§ ¬
*
ÕGÖZ×\Ø îcïZ𠪫
¦©¨ ¦§ ¤¥
*
ñÇòónôLõ7öL÷ø
ì$ç ë
ùûúýübüûþÿ
En las primeras arquitecturas PC todos los componentes del equipo funcionaban a una misma velocidad: el procesador, su memoria, los distintos perifé ricos... Conforme la frecuencia del
æ
"!#!
$&% ')(*,+ -/.021435$&% 67%98,*;:96=@%A8 /F8R1g/KM4FEKM13-KMQ`2gBD425QJbQ)U4
y{Fb{%53
C on el fi n de que un mismo periférico pueda ser desarrollado bajo diferentes formas de diá logo y conex ión, el bus proporcionará una especifi cación que defi nirá un zócalo al que el dispositivo puede acoplarse y un protocolo con el que deberá comunicarse.
%%3% % 3I%3
El fabricante del periférico, por otro lado, deberá proporcionar tres cosas:
¶ U n inter f az de bus, o parte de la circuitería de su dispositivo responsable de cumplir con la especifi cación del bus.
]I F ¡ %¡
· U n c o ntr o lado r h ar dw ar e del dispositivo (en inglés, controller), que físicamente ejecuta las operaciones internas que conforman la funcionalidad propia del dispositivo, operaciones que se programan en una serie de registros internos con que cuenta su circuitería. D ada la temá tica de esta obra, en ocasiones utilizamos la palabra controlador a secas para h acer referencia al controlador h ardw are. ¸ U n c o ntr o lado r so f tw ar e o m anejado r del dispositivo (en inglés, dr iv er ), un conjunto de programas instalados como rutinas de tratamiento para las interrupciones asociadas al dispositivo. Aquí se encuentran escritas las secuencias de comandos a emitir al controlador h ardw are (utilizando sus registros de control internos) en cuanto ocurra alguno de los eventos asociados a las interrupciones del dispositivo. En defi nitiva, el controlador softw are suministra un interfaz de má s alto nivel al sistema operativo, encargado de ocultar las características físicas del dispositivo a la capa lógica del sistema.
L a fi gura 14 .2 ilustra la ubicación general de los tres elementos mencionados, mientras que el siguiente ejemplo fi ja las ideas sobre un dispositivo concreto.
¢
¤
£% F F%¡
¥c¦?§
¨H©%ª«¬5®%¯±°A²b³S´M¨H©µ)©3¶5¬·3µ\¸ ¹© ¶]¸»ºF¼=½%·h¯±°3¾W¿%®]¾l·b¾
ÀÂÁÃmÄ
ÅÇÆ{È
ÉËÊ'Ì{ÉHÍÏÎrÐÒÑÔÓÕÐ ÖØ×ØÙDÐ ÚÛ'Ü Ð ÙØÝ9ÑÞÜÝ,ÚßÚSÝ?
rm ¼½y¾m¿5ÀpÁ! ¾m¿8ÃrÄ8½8ÅVÂ
Æm¾y¾8ÁxÇ=À!Â)ÇÆ)¾p¾1Á
X!5! ¢¡¤£¥x¦§X¨8©ª¨1«¬31©P®(¯¨;«k®±°)²´³!¶µ¢·1¸º¹!»k¸[¸
El árbitro concede el bus a uno de los dispositivos, que asume el papel de maestro de la comunicación, seleccionando entonces el dispositivo con el que quiere dialogar, quien asumirá el rol de esclavo de la comunicación durante el tiempo que dure la transmisión de información o hasta que expire el tiempo máximo que tiene asignado. En este caso, árbitro y controlador del bus orquestarán un mecanismo para desposeer del bus al maestro de la comunicación, que deberá reanudarla cuando éstos vuelvan a asignárselo. En comunicaciones punto a punto o peer-to-peer, donde sólo se encuentran conectados una pareja de dispositivos, si la interfaz es simétrica y se ha diseñado para prescindir del controlador del bus, lo razonable es que tampoco exista árbitro, y sean los dos protagonistas los que se encarguen de consensuar quién emite y quién recibe en cada momento sin necesidad de más intermediarios. Por ejemplo, una cámara de vídeo Fire Wire puede conectarse directamente a un disco duro que disponga también de esta conexión para transmitirle el archivo de la película filmada sin intervención del PC.
ÈNÉ/ÊKÉÌË
ÀyÁ!½5à&¿¼áy¿párâ=à ¾!ã1¾=¼mÆÄyÂ
À8Á!½rä1å&Ã8Ãyá8âkà
El p u en te es otro elemento activo que conecta dos segmentos de cable de un bus, pero al contrario que el hub, es capaz de leer el contenido de los paquetes que recibe y decidir si los transmite por el otro segmento en función de su dirección de destino. Esto alivia el tráfico que circula entre dos segmentos de cable. Por ejemplo, en un PC con un disco duro y el lector de CD -R O M en el canal EID E primario y una grabadora en el canal EID E secundario, el puente EID E de la placa base retransmitiría desde un segmento del cable al otro cuando el CD -R O M se comunique con la grabadora, pero no cuando lo haga con el disco duro. D ado que en el PC coexisten multitud de buses, muchas veces es necesario realizar, adicionalmente, una conversión de información para comunicar a dispositivos ubicados en distintos niveles de su jerarquía. Esta labor de traducción es también desempeñada por los puentes de conexión a diferentes niveles: diálogos (protocolos), información (ancho de líneas), control (señales de sincronización y temporización) y parámetros eléctricos (niveles de tensión y corriente).
ÈNÉ/ÊKÉÌæ
ë å&¿yá8âà
¾ ìmÃ1¾5Æ&Ãyá1âà r ä)áp¿5ÀrÁá=íyå&ákä!½
Í&ÎÏÑÐ\Ò`ÓÔ`ÕÓ)Ï×Ö\ÓÙØmÎ-Ô Ó)Ú`Û^ÜXÔ+ÝÞdßXÒ`Ï
çPèéÐÞÓèêÓÔ`Õ=Ý Ø)Û^ÎXÔÓ)Ï
L a progresiva reducción del nú mero de chips presentes en la arquitectura de un PC actual ha infl uido notablemente sobre la implementación física de los personajes que acabamos de presentar. Así, primero fueron el controlador y el árbitro los que se fusionaron en un ú nico chip; con posterioridad, el juego de chips de la placa base los absorbió, formando ahora todos parte de este conglomerado comú n. N o obstante, existe alguna excepción que ha conseguido llevar a cabo una implementación completamente distribuida de estos elementos. Probablemente la más popular en el entorno PC sea el bus ID E, donde el controlador del bus y su árbitro se reparten entre todos los dispositivos, fusionándose en cada caso con su respectivo interfaz de bus î . Con respecto a los puentes de conexión, algunos también han sido absorbidos por el juego de chips, sobre todo los más cercanos a la órbita del microprocesador, como el PCI y el AG P. ïðfñóòóôöõyôº÷røúùVøø[û5ò:üóýþ!ýüÿõyô=ñ ô=õyñ^÷yø üóýõp÷yôyøýñ ^õ Ìý ^øñT÷yø ð
ñóô=õ
!#"%$&')(* +,-., "*+0/&1
243657385:9=@?BAC;EDF4G@;
2IH J
VXW8Y
VZ[Y
V]\^Y
_C` a ` b@c!d#b e fhg7ikjlimon prqts8ig6ulfwvyx @z ps)6gprq v~-8 i m g |¡{Bp g | s i¡g |n¢|£¥¤ i n|x ¦
µ)¶h·¸·)¹»º¼ ½B¾¿À¾ Á  ÃÄ Å ÂÇÆÈtÉÊ ËÌ^Í@ÎÏ^Ð@Ñ Ò@Ó Ô ÒÐrÌÓ Ó Ò@ÕÎ
El b u s local es el primer camino por el que circula la información del procesador cuando sale al exterior, y el ú nico que está físicamente conectado a su patillaje. A pesar de estar tan cercano al procesador, la diferencia de velocidad con respecto a éste es muy apreciable. H asta los 3 3 M H z del 80 486 de Intel ambos fueron de la mano y el sistema mantuvo un mismo bus para casi todo. Pero es en este marco arquitectural donde situaremos la escisión del bus local, por un lado con respecto al procesador, y por el otro en relación a los demás buses. L a primera implementación específica del bus local fue el V ES A L ocal B us.
Ý Þßáà âäãåæçtèé èåæëêìíïîðåòñ,ì æëì ó ôöõ¯óC÷ùølõúèåñîñ4åûô!è%ì A comienzos de los años 9 0 , el transporte de los datos de vídeo constituye el principal cuello de botella del PC, y cuando la frecuencia del procesador se desmarca del resto de componentes del PC, un dispositivo se resiente especialmente por el hecho de que el bus no pueda seguirle: L a tarjeta gráfica.
Ù
Î@ÖÏ Ì ÖÌ ×Ø
V ES A n ació en Agosto de 1 9 9 2, estableciendo una vía de comunicación con el procesador a su misma anchura y velocidad (inicialmente, 3 2 bits y 3 3 M H z), donde se conectaron las tres principales formas de memoria de entonces: L os módulos de memoria principal, el chip de caché externa residente en placa base y la memoria de vídeo embutida en la tarjeta gráfica. Aquella solución permitió unos increíbles anchos de banda por el bus local de 1 3 2 M bytes/ sg., pero desgraciadamente era dependiente del procesador 80 486 . Es decir, lo que se hizo con la especificación V ES A fue imitar al controlador del bus local integrado en el 80 486 , simplemente pinchando unas líneas de transferencia a la salida del 80 486 , conectando entre medias la jerarquía de memoria, y al otro extremo, el zócalo V ES A para conectar la tarjeta gráfica y el puente para enganchar el ramal que a partir de entonces se convertiría en el bus de expansión (ver foto 1 4.1 ).
R TU QNS
ÚÛ Ü üÌ^Ë@Î@ÑrýIÒÐ@ÒÖÏ^Ñ
f
Para solucionar este problema, la empresa þ , por entonces principal fabricante de monitores de alta resolución, fundó en 1 9 9 1 un comité de especificación para el desarrollo de una especificación que permitiese conectar la tarjeta gráfica al bus local. El comité se denominó V ES A (V ideo Electronics S tandards Association), y la perseguida especificación, V E S A L ocal B u s ó abreviadamente V L -B us.
M
ÿ ý6Ö Ñ ÍkÌ Î^Ø Ô Í@ÎÖBÐ@ÒÏÌoÑIØkÎÖ
Ë Î Ô ÎØË Î^Ø ÏÌ Ò
QR
MPO MN KL
8:9+;+9?@BA
En principio, el bus V ES A tuvo una buena aceptación y la mayoría de los equipos 80 486 lo montaron en su placa base. Pero aunque estaba preparado para funcionar hasta los 6 6 M H z, ya en las versiones a 40 y 5 0 M H z comenzó a dar numerosos problemas eléctricos. Este hecho provocó el nacimiento del multiplicador de reloj para la frecuencia del microprocesador, y así los primeros 80 486 a 5 0 M H z presentaban un multiplicador de 2 sobre un bus V ES A a 25 M H z, y la posterior versión a 6 6 M H z incorporó ya el multiplicador de 2 sobre el bus de 3 3 M H z.
C>DFE#=:?BjkTlUPWmXnZ
Uocedfh^Up]_q
ZX
rBcsb t
h
quh[v XmbwhmU
El procesador ha llevado siempre integrado el controlador del bus local, que le permite dialogar por las líneas de datos, direcciones y control a él conectadas. U na vez pasada la negativa experiencia del bus V ES A, ese bus sólo lo van a entender el propio procesador y el juego de chips de la placa base (en concreto, el chip puente norte). Puesto que la placa base es dependiente del procesador por el hecho de incorporar su zócalo, esta decisión está justificada. El resto de dispositivos se conectarán al sistema a través del bus de expansión. A la hora de enumerar las distintas implementaciones de bus local, conviene separar las aportaciones realizadas por las dos grandes firmas del mercado de microprocesadores, {}|~: y
. }
;:; J8>9?#@,
¯ ;:; J8>9°#@,
½ ;:; J8>9°#@,
El controlador de bus que incorporó el >| ~L toleró 5 0 M H z en el modelo inicial a 7 5 M H z, posteriormente 6 0 M H z gracias al rediseño que se hizo al procesador a 9 0 M H z, y finalmente 6 6 M H z en la versión del chip a 1 0 0 M H z. Aunque el procesador continuó acelerando hasta fl anquear la barrera de los 20 0 M H z, Intel ya no tocaría más su controlador de bus hasta la siguiente generación. Con la llegada del :|~ {{ , se incorporó la versión del controlador de bus del 0|#~ ¡ , el ¢u£e¤F¥ de 6 6 M H z, que aprovechó para mejorarse en la versión de 0 .25 micras, ¦ |#~ } {{
n#§¨ ©:ª ~«+§ , con el controlador ¢[£e¤ a 1 0 0 M H z. Esta versión se mantiene en el :|~F {{{u¬® ~BP0 , volviéndose a mejorar con la llegada de las 0 .1 8 micras en el 0|#~L {{'{L±g¡¦²L²:>³´}| , donde ya se alcanzaron los 1 3 3 M H z. Por ú ltimo, tenemos la arquitectura µ M~,¶· o§¸~ de Intel para su >| ~F ¹»º }¼)L2M~7~« , donde la frecuencia es de 1 0 0 M H z pero con un multiplicador de 2 para direcciones y de 4 para datos que la transforman en una frecuencia efectiva de 40 0 M H z. U na nueva mejora vuelve a sucederse con la llegada de las 0 .1 3 micras en el 0|#~L ¹ µ ¡¾o~ ª#¿ ¡¡ À , donde la frecuencia alcanza los 5 3 3 M H z (1 3 3 M H z x4). }
Å Å JÆ>Ç°#È,
¯ Å Å JÆ>Ç°#È,
' w
Á»Â
Ã
En la quinta generación Ä
anduvo siempre tras la estela de Intel en lo referente al bus local, con objeto de quedar bien arropada en la infraestructura subyacente del procesador (principalmente, disponer de una amplia gama de modelos de placas base). En la sexta generación, en cambio, fue la primera en proporcionar un controlador de bus local
a 1 0 0 M H z (en el ¬ de 3 0 0 M H z), y también la primera en incluir un controlador para bus de hasta 20 0 M H z, en los primeros ¬uÉ a 5 0 0 M H z.
ÊpËÍÌBÎ#ÏÐ˸Ñ
ÒBÓ#Ô
D U AL IND EPEND ENT BU S
MICROPRO− CESAD OR
Back side b us (b us trasero) CACHE L2 EX TERNA
MEMORIA PRINCIPAL
Bus de memoria
F ron tside b us (b us fron tal) CHIPSET Bus de ex pan sió n al resto de dispositivos
MICROPRO− CESAD OR
BU S U NICO
Bus local Bus local
CHIPSET
CACHE L2 EX TERNA
Bus de memoria
MEMORIA PRINCIPAL
Bus de ex pan sió n al resto de dispositivos
àpáãâ®äæåèç éêìëîí ï:ðYñ:òóõô!ö ÷ìø ùúmô}ûLüýö þ ù ÿú ñ2ñ:ý*øLùô!üú#ÿ,üùý*ñÿö ûþ öFó úsóù ÷ ö ÿñ ú#ûFüô!ù ò ýÍöV÷¸ùÿMú#÷ö0ýú#÷
ýúûLüú´ñ ö0üý*ñ ÿö û óù ÷ õû¦ôoÿö úûLüôoù¦ò ñ:ûLüwú#ÿMú ÷¸öFýú ÷
S in embargo, en la séptima generación volvió a quedarse algo rezagada, con un de 0 .1 8 micras que disponía de 26 6 M H z (1 3 3 x2). H abrá que esperar hasta la llegada del para encontrar un salto importante en la frecuencia y el ancho de banda del bus local dentro de la saga de ')(+* .
,
!#"!$&%
132)4658794;: 2?ÇQÈÊÉÌË3ÍÎÇÏÈ Ðà ÃÑÒËÓÂ\ËÔÕÇQÖ×É En las cuestiones que presentan varias respuestas válidas, deberá quedarse con la que considere más exacta y/o completa. Las soluciones a todas las cuestiones se encuentran al final de este volumen.
Ø a
b
c
Ù
¿ P or qué se estructuran los distintos buses del P C en una jerarquía?
S eñ ala una jerarquía de buses comerciales que se encuentre ordenada de mayor a menor cercanía al microprocesador.
a b
P or compatibilidad con las placas base antig uas.
c
Ù
¿ Q ué bus es más crítico para el rendimiento del sistema? El bus local.
Los buses dedicados.
d
Ù
Ý
a
El bus de memoria.
O rdenar los sig uientes buses de mayor a menor proximidad al microprocesador del P C . B us de memoria, bus ID E, bus P C I, bus IS A. B us local, bus de memoria, bus de expansión, buses dedicados.
P C I, AG P , EIS A, EID E. AG P , P C I, G TL, EID E. AG P , U S B , P C I, EID E.
d
El bus de expansión.
c
b
B us S C S I, bus AG P , bus local, bus de memoria.
Ù
P ara conseg uir una mayor concurrencia en las transferencias de información por los distintos buses.
b
a
Ü
P ara aplicar el principio del diseñ o de computadores “ más g rande, más lento” .
a
Û
B us AG P , bus P C I, bus IS A, bus V ES A.
d P orque cada tramo de bus tiene unas necesidades de anch o de banda diferentes en función de su cercanía al procesador.
d
Ú
c
b c d
AG P , P C I, EID E, U S B .
Ù
M i ratón funciona perfectamente en mi P C , pero no lo h ace en el de mi amig o, que dispone del mismo conector y bus. ¿ Q ué h a fallado? El controlador softw are ó driver del dispositivo, que seg uramente no h a sido carg ado en el P C de mi amig o o no es la versión adecuada. El interfaz de bus de mi ratón. El controlador h ardw are de mi ratón. El controlador softw are de mi P C .
ÞAß#àUáãâåäBæ ç9èéSäBæ\ê|à àYëYèì0ß!è íäBîç ü
ý
¿ P uede mejorarse el rendimiento de un dispositivo actuando ú nicamente sobre su controlador softw are (driver)?
c
N o, de ning una manera.
d
a b
c
N o, sólo combinándolo con una actuación sobre el controlador h ardw are. N o, sólo combinándolo con una actuación sobre el interfaz de bus.
d
þ
C on el controlador h ardw are.
c
C on el controlador de bus.
ý
¿ Q ué elemento activo de una arquitectura de buses realiz a la traducción de la información que fl uye por ellos cuando é sta pasa de un bus a otro?
a
El conector del bus.
c
A las líneas de datos conectadas directamente al microprocesador.
a
b
a
c
Aumentar la concurrencia de las transferencias por el bus local y el bus interno que desemboca en la cach e. D isminuir la dependencia que el equipo tiene con respecto a su bus local en té rminos de rendimiento. Acelerar el acceso g lobal al sistema de memoria del equipo. Todas las anteriores son ciertas.
¿ C on qué dispositivo(s) asociarías, respectivamente, el bus local, el bus D IB , el bus de memoria y el bus de expansión de un P C ?
a
Al conjunto formado por los tres g rupos de líneas anteriores.
b
¿ P odría h omolog arse un mismo bus local para todos los microprocesadores de forma similar a como h a ocurrido con el bus de expansión P C I?
c
d
N o, porque se perdería much o rendimiento.
Los tres tienen una anch ura de 6 4 bits, pero estrictamente nada más puede decirse como denominador comú n entre ellos.
ý
A las líneas de control conectadas directamente al microprocesador.
S í, pero no se h a h ech o porque a los fabricantes no les interesa ponerse de acuerdo.
S on los distintos tramos en que se descompone el bus que conecta al microprocesador con la memoria principal en el contexto de la actual jerarquía de buses.
d
A las líneas de direcciones conectadas directamente al microprocesador.
ý
S on los distintos tramos en que se descompone el bus que conecta al microprocesador con el puente norte del jueg o de ch ips en el contexto de la actual jerarquía de buses.
¿ C ual fue la finalidad de la arquitectura D ual Independent B us?
El z ócalo del bus. C uando h ablamos del bus local del sistema, ¿ A qué nos estamos refiriendo concretamente?
S on sinónimos, aunque la primera denominación fue más utiliz ada en la cuarta g eneración por la presencia del V ES A Local B us y la tercera denominación en la sexta g eneración por la lleg ada de la cach é L2 interna.
ý
b
ý
d
d
El puente de conexión.
d
c
c
El controlador del bus.
b
b
b
C on el interfaz de bus.
d
a
a
C on el controlador softw are.
b
S í, si el bus local no estuviese tan sobrecarg ado. ¿ Q ué relación existe entre el bus local, el bus del procesador y el bus frontal (frontside bus)?
ý
¿ C on qué parte de un dispositivo se encuentra más lig ado el AP I (Aplication P rog ram Interface) definido para un S istema O perativo?
N o, porque el bus local está conectado físicamente al microprocesador, lo que lo h ace ser dependiente del patillaje y del controlador de bus de é ste.
ý
S í.
a
ÿ
ïYð`ð
El microprocesador, su cach é integ rada, la memoria principal y la placa base. El jueg o de ch ips de la placa base, la memoria cach é interna, la memoria principal y los perifé ricos del sistema. La tarjeta g ráfica, la tarjeta de sonido, el disco duro y la impresora. Los cuatro niveles de la jerarquía de memoria en su mismo orden: C ach é L1 , cach é L2 , memoria principal y disco duro.
ó
øû ÷ôú ÷øù öó õ óô ñò
"!# %$'&%!)(+*, -$.(0/2143&%576.58& 5
Cap´ıtulo
9 :
:
; C ; =ED F
GIH4J KMLONQP 15.1. El bus de expansión . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201 1 5 .1 .1 . F inalidad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 0 2 1 5 .1 .2 . F ormas de conexión . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 0 2 1 5 .1 .3 . Z ócalos de expansión . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 0 3 1 5 .1 .4 . IS A: La solución para dispositivos pocos exig entes . . . . . . . . . . . . . . . . . . . . 2 0 4 1 5 .1 .5 . M C A: F iabilidad y comodidad a un precio excesivo
. . . . . . . . . . . . . . . . . . . 205
1 5 .1 .6 . P C I: El estándar de mayor long evidad . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 0 5 15.1.6.1. Diálogos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
206
15.1.6.2. Versiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
206
15.1.6.3. Zócalos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
209
15.2. Buses serie versus paralelo
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
15.3. El bus serie estándar: RS-232 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212 1 5 .3 .1 . P rotocolo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1 3
15.4. El bus paralelo estándar: Centronics . . . . . . . . . . . . . . . . . . . . . . . . . . 213 1 5 .4 .1 . P rotocolo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1 5
Resumen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215 La anécdota: PCI, una anchura estándar . . . . . . . . . . . . . . . . . . . . . . . . . . . 216 Cuestionario de evaluación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
entro del sistema de comunicaciones del PC, existen unas arterias que no son devotas a ningú n tipo de información concreta; su misión no consiste en dotar de velocidad al sistema, sino en lograr su máxima versatilidad. S on los buses de propósito general. En la actualidad, podemos distinguir tres vías de comunicación universal: El bus serie, el bus paralelo y el bus de expansión. Aparecen listadas de menor a mayor anchura, y en consecuencia, de mayor a menor predisposición para admitir frecuencias elevadas, con lo que todas tienen sus bazas para ganar la partida en el ancho de banda. Comenzaremos por el bus de expansión para respetar el orden establecido en la jerarquía de buses.
RTSVU R%WXZYZS [ U]\^W%_2`%ab
cOdfegeOh#ikj lnm opl q r sutwv xzy y|{~}v
OZn .8 %#2"%
¡ ¢%£-¤
¥§¦8¥ ¨ ©4ª¬«®°¯±ª³²´k² L a razón de ser del bus de expansión descansa sobre una triple finalidad: ¶ I n terop erab ilid ad . El mundo de la computación no sólo es cada vez más grande, sino también más heterogéneo e interconectado. Por ello, la interoperabilidad de un dispositivo con todo tipo de placas base y microprocesadores es un valor en alza. S i el bus local es la clave para el rendimiento del sistema, el bus de expansión es el alma desde el punto de vista de su versatilidad.
µ¶T· ¸¹Tº »T¼»V½¹"½ ¹n¾À¿ ¼Á»%¹ÀÂÁ»TÃnÄ
· E x p an sió n . D ado que un mismo equipo informático no puede pretender cubrir las necesidades de todos los usuarios que lo compran, es necesario disponer de un bus que permita incorporar nuevos dispositivos para expandir la funcionalidad del sistema.
ÅÇÆÈ%É ÊTË"ÌZÍÈË"È
¸ M od u larid ad . El elevado número de componentes que forman parte de un equipo informático le exigen dotarlo de una modularidad que permita trabajar al resto de las partes cuando una de ellas se estropea.
Î Ï
Ò Ò Ò ÓuÔÖÕØ×ÚÙBÛfÜÝÕ ÞàßâáÚÞBãÖä4åçæBèêéìëêí í îðï"ñðòêé%óõôöò ÷ åùøÖéúíûðèüó³ïøöéýëðí ñðånþ ñ ÿÇó³ëðíàå ó³ë ñðë
Ð Ñ
El efecto que un bus de expansió n produce sobre un equipo informático es similar al que tiene en la música de alta fi delidad la presencia de un equipo conformado por piez as modulares frente a la solució n basada en una cadena compacta. L as cadenas son más baratas y pueden dar igual calidad de sonido que un equipo, pero é ste siempre permite: (1 ) L a interoperabilidad de comprar cada piez a al fabricante que más nos guste, (2 ) la facilidad de expandir el sistema en un futuro incorporándole un buen ecualiz ador o un subw oofer activo, y (3 ) la modularidad que nos permite seguir escuch ando la radio o la pletina en el caso de que el reproductor de C D se averíe y deba pasar por un período de vacaciones forz adas. Aunque, por muy distribuido que parez ca un sistema, siempre tiene un punto dé bil o componente centraliz ado del que depende el funcionamiento del resto de elementos, y que, en caso de averiarse dejará sin servicio al resto. En el caso del equipo de música es el amplifi cador, y en el caso del computador, este rol lo ostentan el microprocesador y el juego de ch ips de la placa base por igual.
Existen dos formas básicas para la conexió n de un dispositivo al bus de expansió n:
%ËÊ¢Æ È ! !#"%Z$ Ë'&( ¢Í )& * %ËÊTÆ È !"ÈÀÍ %ËTÈZÆ+
¶ Algunos perifé ricos se conectan a travé s de tarjetas que se acoplan a los z ó calos de expansió n que la placa base incorpora para este fi n. Así suele ocurrir con las tarjetas de vídeo y de sonido, y otras menos populares como la tarjeta para el interfaz de red o la tarjeta donde viene embutido el controlador S C S I. · O tros se conectan a z ó calos dedicados aprovech ando que la placa base incorpora ya su propio controlador. Así ocurre con el doble controlador EID E para disco duro y C D -R O M , el controlador para la disquetera, el puerto paralelo para la impresora y los puertos serie, ya sea en su implementació n tradicional o en variantes más recientes como U S B y F ire Wire.
,)-/.0,#.214365 798 : ;;='? @98=ACBD@
VXW(Y
E#F%G
VXZ[Y
\^]`_`] acbdea fhg icjlknm4oqpsrticjvu/wxwny(z ps{ j)|}m~{u/w*r`
px{knm4o'p(rtis{%ipo p#)i uDi/jx06r |}w{ w¡/{ p¡ps{ o ¢(/£p¤w'j=¥({ u(p*ucw§¦c¨ª©c|«¬j%`g i/jknm4oqpsrti/j o9i¯®/{c|°o'p({¤±c²¡m¦D¨ª©c|Cj³ucwDzw*{ u6|}wD{+u/iu/w rCp¡´ wcµj)|}m¶{¡uDw·j9¡w'jqzw%o |C¸4o%p o |}m¯{
o9i¶{ jn(r¹=pDº=p(©sr«pª»%¼[}²s9ºg icj½k9m4o'p(r¾iDjx¿4 o9i¯®s{*|°o%ps{¤À ©*|CjÁw*{Âj9z*X|î³w* )£ps®ÄiÆÅÇj | w*{ u/iwDrÆjwqȯ/{ uciÉ)£p(®³i rCpw y ¬wD{#j | m~{p » ¦ © | ¬jÊ
epsË({ ¢(/©*i ({+p¬w*£o9wcÌpÉw y ¬w*{+j | m¯{z+pDÌp±c² © | ¬j Í wxu/w'jp(z pcµw#o |}mj'/z(rCp({%=p u(pÉzi6hwcr`0nh
©l p )Îi k m4o'p(rticjÏ¿Ð ucwÉ»%¦©D|Cj Å uDi¯{+u/wwcrz*|î½wiÉu/wÏw*r0r¾i/j jÑw¤% | r |}k pz+pc£pxoqi¶{ w%o)=pcÒ/{ pÏ=p*}Ówq=pÏu/wlji~{ | uci0Ð ucwÔÀÉ© | j# Õ%Ö%×(Ø)ÙcÚÜÛ4Ø%Õ'Ý*Þ ß à Õ á%Õ#âDØ'Õ
Incluso puede suceder que la placa base tambié n incorpore de serie el controlador de vídeo y sonido, olvidándose de suministrar los z ó calos de expansió n. Aunque esto abarata el coste de un equipo, no es deseable puesto que nos obliga a adquirir una confi guració n ya predefi nida que difícilmente coincidirá con nuestras necesidades actuales y que no va a poder ampliarse en un futuro. Es decir, sacrifi camos de un plumaz o la triple fi nalidad que persigue la presencia del bus de expansió n. D esde el punto de vista de la arquitectura del P C es exactamente igual que un dispositivo tenga integrado su controlador en la placa base o que lo incorpore mediante una tarjeta separada. En ambos casos h ará uso del bus de expansió n cuando tenga que dirigirse h acia la memoria y/ o el microprocesador, por lo que tanto el funcionamiento como el rendimiento no diferirán de uno a otro esquema.
éÔêëìîíðïñ òó ó`ôõhìîöñ~÷Ìêö
ã
TU äæåèç
El número y tipo de z ó calos de expansió n del P C tambié n h a sufrido variaciones desde su creació n: Número. O scila entre uno y och o. El primer P C , el IB M -X T, disponía de cinco ranuras de expansió n, para pasar despué s a och o en el P C -AT. P osteriormente aparecieron algunos modelos con un solo z ó calo de expansió n al que se acoplaba una tarjeta donde se distribuían multitud de z ó calos por ambas caras. A ellos se conectaban las tarjetas siguiendo una disposició n paralela al plano de la placa base, puesto que las carcasas de entonces se extendían en el plano h oriz ontal. L a confi guració n más usual en 2 0 0 3 es una combinació n de cinco a seis z ó calos: un AG P , cuatro P C I, y eventualmente algún IS A. En estos z ó calos, las tarjetas se pinch an perpendicularmente al plano de la placa base y separadas por una distancia de dos centímetros. Tip o. U no de los principales problemas con que h istó ricamente se h a topado la industria del P C es la estandariz ació n de componentes. D ado que cada dispositivo fabricado en formato
Ú'Ý*Þ Õ á
Ú'ø/ß%â Ú
NK KS
OR
JOPQ OM MN K JL JK HI
ù/ú*û
ü¯ý*þ'ÿ
½þ cþ
Îý
"!#$%&
tarjeta tiene unos requerimientos propios de velocidad y anch ura de palabra, los fabricantes no h an dudado en crear multitud de buses para adaptarlos mejor a las necesidades de sus productos. D ada la extraordinaria variedad de perifé ricos y modelos, resulta ciertamente complicado establecer un consenso para la adopció n de un estándar en el bus de expansió n. Este h a sido uno de los problemas más graves con los que este bus se encuentra a la h ora de mejorar sus prestaciones, porque cada vez que se cambia la especifi cació n para mejorar el rendimiento, centenares de perifé ricos se quedan sin poder ser utiliz ados. D e ah í que su evolució n h aya sido much o más pausada que la de otros componentes más concretos como la memoria o el procesador, y que la diferencia en velocidad con respecto a ellos sea cada vez más evidente.
')(*,+ - . / 0)1
24365%785:9%0;9#5 A@
B
*%(85&s.%3
| } ~
24+65#90;9 54H3 5 5 0 b . ] c1de 3f, g@ G. Gihkj lnmporq sut vxw0y{zB|0}~qW ^ lnmposut za}~qW x lnmposq \6|}q lnmpos \6|}tt lnmposu ¡ g¢\zB£s¤ tt b . ] c1de 3¦G N5 G§ >W@ 1 G.;, 1 ,] lnmpo«ª¬ qsct xv w0y{zB|0} t txt lnmpo«ª¬ fsct v w0®z|}k t t^ lnmpo«ª¬ sct ¡g ¢\zB£s¤ tt
9 : , 1 @QG ^
4 .;,65< = SMUWV RT
=?>3A@ B 3 DC 5 1 G.;,
q q q q q § 2 3¨@ Y2, @ 5 G , ]0.;© O 5 qx q qx ¯
¯ qx ²
³qW
EF 57G 1 ,2H 1 R =XHZYW@K, \[ ,N]^V
+-G03I@ K J , R`_ G03A@ G V
LM, @ 0 , .a.;G.;,
qW
8
isc 8
isc 8
isc 8
isc s¥
qWtx qxqW2
°^x ´
µqxx
s¥ q s ¶
±fo ±fo
·¹¸»º½¼0¸ ¾¿-ÀÂÁ ÃÅÄrÆfÇÆÈdÉZÊ ÇZËÍÌ\ÉNÎÏÈ ÆÌrÐÊÒÑÏÆ0Ì ÐÎÓÌÉÎ;ÔÕÉNÆ0Ì×ÖÊ ÇNÌZÎ;Ø0ÔkÊ ÌÙÐÊ?Ú~Û~ÌÙÜÝÄÞrßàÜrÄÞQáQâ²ã
Entre la especificación 2.1 y 2.2 transcurrieron siete largos años en los que la especificación PCI languideció, consecuencia de las reticencias de ä;åæçè a aumentar sus prestaciones, argumentando que la lentitud del sistema de entrada/salida del PC no era culpa del canal de transmisión, sino más bien una cualidad inherente a los periféricos. Razón no le faltaba, y la anédota que pone colofón al presente capítulo así lo corrobora, pero otras firmas con intereses comerciales en la gama de computadores de altas prestaciones necesitaban de mejoras en esta arteria de comunicaciones, y ù decidieron pasar a la acción. De esta forma, ä;éFê , ë-ì~íTîïð y ñ çò8èDç æKæKóô~ïõöWï÷`ø se unieron en 1998 para dar un nuevo impulso al bus PCI. Fruto de esta nueva iniciativa surgió en el año 2000 la especificación PCI-X en su versión 1.0, dos años más tarde la versión PCI-X 2.0, y en la actualidad se trabaja para prolongar este esfuerzo en pos de una versión PCI-X 3.0 cuya publicación está anunciada para 2006. Todas estas versiones tienen en común su compatibilidad hacia atrás con las especificaciones anteriores, compartiendo incluso el zócalo de conexión, aunque también introducen interesantes novedades. q La principal contribución de la versión inaugural de PCI-X es la de duplicar la frecuencia hasta los 133 MHz, logrando con ello saltar la barrera del Gbyte/sg. en ancho de banda.
úûüfý6þ ÿ
ÿ !#"Õÿ
q )* La versión PCI-X 2.0 incorpora como novedades el voltaje de 1.5 voltios y los mecanismos de detección y corrección de errores ECC que ya vimos para las memorias (sección 10.5.2). También hace uso de multiplicadores 2x y 4 x para duplicar y cuadruplicar el ancho de banda máximo. A estos multiplicadores les sucede lo mismo que ya comentamos a nuestro paso por el procesador y la memoria: Duplicar la frecuencia nominal consigue un incremento superior al de incorporar un multiplicador 2x, ya que éste último desdobla la salida de datos al bus, pero no el resto de diálogos y arbitraciones. ;A@CBDFEHG$IJK@ LNMOIPBDQEHLHBDSRUTHVXW IPTHDQJKB @ EHIM Y[Z]\#TH@ \:RFDQL^M_I`B@ MbaQJKVbR?Idcfe LgVbh \DQ\#THEiDkjl@ JKB$ImknopDUqAMbDUTHTirts[IRvu%IEHGwIx:\\ @ y Iz O{ I|THDF\:VbG @KMbe }(IEQ~
)* #(
$ %& #$ÿ '("
Como inconveniente, la limitación del número máximo de dispositivos que pueden compartir el bus, que será de tan sólo uno si trabaja a 133 MHz, dos si lo hacen a 100 MHz, y cuatro si funcionan a 66 MHz.
' $
&
+
%$$$, - û^û * ./102354 6#7 8 9:7
"
$
"# !
]
#1$ *5U%$`
f
? #$
VISTA CENITAL (PLANTA) B62 A62
B14 B11
B1
A14 A11
A1
B94
B63 B62
B14 B11
B1
A94
A63 A62
A14 A11
A1
Z OC AL O D E 3.3 V OL TIOS Y 64 BITS (1 8 4 P INES) EXTENSIONES A 64 BITS
B62
B52 B49
B1
A62
A52 A49
A1
Z OC AL O D E 5 V OL TIOS Y 32 BITS (1 2 0 P INES) B94
B63 B62
B52 B49
B1
A94
A63 A62
A52 A49
A1
Z OC AL O D E 5 V OL TIOS Y 64 BITS (1 8 4 P INES)
B62
B1
A62
A1
PARTE EXTERNA DE LA CARCASA
PARTE INTERNA DE LA CARCASA
Z OC AL O D E 3.3 V OL TIOS Y 32 BITS (1 2 0 P INES)
Z OC AL O U NIV ER SAL P AR A 32 BITS B94
B63 B62
B1
A94
A63 A62
A1
Z OC AL O U NIV ER SAL P AR A 64 BITS
¢¡¤£p¥
1 8 ? 1 9 6 2 ! " 5 6 1 7%%
@ 8 9-! @ 1 9 = 8 ! "!>9 1 ! & ')(+*,#ACB
*
Para distinguirlos, hay que tener presente que el zócalo se divide en dos tramos: S i el tramo más largo queda más próximo a la parte externa del PC, entonces es un zócalo de 5 voltios; si por el contrario es el tramo más pequeño el más próximo al perímetro de la placa base, es de 3.3 voltios (ver figura 15.1). El conector de la tarjeta coincidirá también en estos tramos con el zócalo de 3.3 y 5 voltios, si bien zócalo y conector difieren en el formato universal: Mientras que el zócalo consta de un único tramo continuo para esquivar trabas que le impidan recepcionar cualquier conector, la tarjeta cuenta con tres tramos: U no central más largo, que se fl anque a ambos lados por sendos segmentos cortos que equivalen a los tramos de 3.3 y 5 voltios (ver figura 15.2). El zócalo de 64 bits, es un poco más largo (ver foto 15.2), con un tramo adicional de longitud intermedia a los dos ya existentes en el de 32 bits. Los pines adicionales se definen para que el conector de una tarjeta de 32 bits pueda insertarse y funcionar a 32 bits sobre un zócalo de 64 bits. Con respecto a la ocupación de los zócalos, la tarjeta de sonido, que suele ser la menos exigente en términos de ancho de banda y era antaño la más firme candidata a montarse sobre zócalo IS A, la hemos visto migrar a finales de los años 90 hacia el zócalo PCI. Esto ha venido como consecuencia de la sofisticación del sonido que se enmarca dentro de la corriente multimedia que embiste al PC, exigiendo un creciente ancho de banda al que se da mejor respuesta desde una conexión PCI. El resto de periféricos está protagonizando una huida masiva del bus PCI, y todo el que no tiene bastante con él, en lugar de acudir a las novedades de la especificación (principalmente la anchura de 64 bits de las versiones 2.0 en adelante), opta por diverger buscando su propio bus dedicado. Así ha ocurrido con la tarjeta gráfica (bus AGP), los dispositivos de almacenamiento masivo (EIDE y S CS I), los periféricos multimedia (Fire Wire), o el teclado y el ratón, distintas alternativas de comunicación serie que más pronto que tarde quedarán unificadas en el U S B . Incluso la propia tarjeta de sonido y el módem de comunicaciones disponen ya de solución propia, el bus AC’97 . Todos estos buses dedicados son objeto de nuestro tratamiento en el capítulo 16.
D EGFIHFKJML3NPOQNRNPOS TUOWV-OXSYN)L3N[Z-\ SY\ ]^O]`_
HDD
oqpsr>tYuwvyxGrz {}|~trsXs|Uv rxr
r>
v$t| %r ps)rt|Ur p%rp uQ|~z|UXsr xGr%|
zU ¡puQ|~z|U->t ¢£¤¥ ¦G§©¨ª«¬¦§$§ª #®¯° ¢£¤± ±G²©¨ª«¬±²$²ª #®¯G¦ ¢£¤¦ ¦G³©¨ª«¬¦³$²ª ®¯´¥%µ+¶¸·¸¹ºG«»¼¾½Q¿ÁÀ¸ÂÃÄ+«Å«ÆÂ3À>ÇÄ«>Ⱦ½Q¹ÈÉ%®¯>° ¢£¤Ê° ±G³©¨ª«¬±³$²ª %®¯GË+¶·$¹º«Ì»s¼Í½C¿ÎÀ¸Â3ÃÄ«GūƸÂ-ÀÇÎÄ«È)½)¹È%®Ï¯G¦ ÐÒÑÔÓ+ÕGÑ ÖG×MØYÙ Ú¸Û ¹YÈQ» ¹À>Ü©» ¼Å¸»Ç»-ÇÎÀÈQ¹ «ÝºßÞYàÜ»«G¼âáÍãåä ÃʽQ¹YÞ¹Yæs«>Å©«G¼çÄ+ÀGÈÞYÀ¼çĩûȾ½QÀG¼â¼»È¹»Å¸»-ÞÔèêé¶
ëì´íîíïYðRñ ò ó>ôUõ
ö ÷ùøûúø øqúüýþú ÿ úÌüøÒ÷ùø ü ú Las formas más básicas de comunicación en un PC son los buses serie y paralelo estándar que le acompañan desde su nacimiento. Un bus serie apuesta por la frecuencia en claro detrimento del número de líneas, mientras que un bus paralelo cursa justamente la apuesta inversa. Comoquiera que la métrica de rendimiento más completa para un bus, el ancho de banda, es el producto de ambas magnitudes, tenemos dos caminos enfrentados para llegar al mismo objetivo. Si efectuamos la comparativa frente al coste, entonces la simplicidad del bus serie (una sola línea) también queda compensada por el hecho de que casi todos los buses (local, de memoria, AGP, PCI, ISA, ...) tienen una anchura generosa, y por lo tanto, más pronto que tarde hay que realizar una conversión a paralelo que requerirá la aportación de chips adicionales. Estos chips son las UART que describimos en la sección 1 7 .8.4 .
0
N os encontramos, una vez más, frente a una dualidad, similar a la RISC-CISC en el ámbito de procesador, o la RD RAM -D D RAM en el entorno de memoria principal. Técnicamente hay un empate, y serán las circunstancias puntuales del mercado en cada momento las que desequilibren la balanza a uno u otro favor. La analogía 1 5 .2 sintetiza estas similitudes.
4 4 _ 1 [ Ñ
4 7 5 698;:$=@?A8 BDCFEHGFIFJK9LNMOLP@QRM ÕÑ LKTSDQTMOLU Ñ LVMXW M ÕZY\[ LM;]\K Y M^S;_@K`P@MOL Ñ\Y K9_FMOLbaFcdM;c)KFe 2 L f Ó Q L MOL g 3
Recordemos aquella máx ima del diseño microelectrónico: “ M ás grande, más lento” . En otras palabras, la complejidad siempre va en detrimento de la velocidad, y muchas estrategias que ya conocemos presentan este denominador común. Veamos cómo queda nuestra particular colección hasta este punto.
o9h | is|kj|Uv¬x,lx¸|U"lmsv
Complejo pero lento Simple pero rápido
o9h vni l-po xvnh CISC RISC
qrlsvth|uovjh|~ i |wj oyx
SD RAM -D D RAM RD RAM
z p#
Paralelo Serie
"!$#&%$')(
*,+ -. +/ *
mn gld
h
kd chij hf fg ed c cd ab
{X|{
}O~
N&b>F p ,/" ~
Líneas de datos
Líneas de control
Líneas sin conectar Sig nificado de las líneas:
CONECTOR EN PLACA BASE DEL PC
1
2
3
4
5
6
7
8
− Recepción del ciclo de datos
DTR (Data Terminal Ready )
+ Recepción del ciclo de datos
RI (Ring Indicator)
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
− Transmisión del ciclo de datos
8
+ Transmisión del ciclo de datos
7
SG (Sig nal Ground)
6
CD (Carrier Detect)
5
DSR (Data Set Ready )
4
RTS (Req uest To Send)
RD (Receive Data)
3
CTS (Clear To Send)
2
TD (Transmit Data)
1
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
PERIFERICO EXTERNO
Ubicación en conector de 9 pines:
TD: Transmisión de datos. RD: Recepción de datos
3
RTS: Solicitud de envío.
7
CTS: Listo para enviar.
8
DSR: Conjunto de datos listo.
6
SG: Toma de tierra.
5
CD: Detección de onda portadora.
1
DTR: Terminal de datos listo. RI: Indicador de llamada.
4
2
9
9¡R¢¤£ ¥,¦F§¨ ©Xªt«¬b;«®>¯ °b±²±³µ´¶°b·¸;³/°,·º¹dªt» ¼½b¼¾7°,·«¶¬,X°b¯«¶¿,À°Á¯²bD³¯Â²bóķű;³VÆr¾Ç¼,ÈÉ;«¶D³·Ê
Ë;ÌÎͤÍOÏÐÑ ÒÔÓ,ÕÖ ù úÄûüýÔþbÿ.ÿ ý&þù ú/û
ûÿùÿ ÿÿ
/ÿþú ùÿû ú
()+*,-/.10 *
þ ú
3 5
ú/û/ùÿ
()+*,-/.L. * O / QPP
ú ÿ ý
RTSVUXWZY\[Z]_^
*
× Ø ÙÀÚVÛ ÛÝÜÞ>ß$Ü ÜÛ9àRáZâãäÞæå ç èvéæêÁëìê íîbïð9ñ/òDóôyóbõ÷ö ø
Con el bus serie ex iste cierta confusión de que conviene clarifi car. Si la especifi cación de un bus defi ne unos elementos softw are (protocolo, interfaz) y otros hardw are (cables, conectores), el primer bus serie del PC, el SWtextRS-232 de comienzos de los años 7 0 dió lugar a:
ñ/òíDîbï ø
, o conjunto de 9 ó 25 líneas, que funcionalmente son equivalentes ¶ Un como se aprecia en la fi gura 1 5 .3 .
ïDóbíó óô ó
que defi ne las formas de diálogo por estas líneas, y que adquiere un · Un carácter asíncrono al carecer de señal de reloj, enviando los datos a intervalos arbitrarios.
óòOî íóbï;î
¸ Unos , que ligados a los dos interfaces anteriores, tienen sus mismos pines y se denominan !#"$% & y !#"$% ' , respectivamente (ver foto 1 5 .3 .a y b).
øô ,ø,ò ,î
¹ Unos cables de transmisión cuyo 2 #
máx imo es de 1 5 metros.
î,ïtí;ó
Además de esto, tenemos el 4 serie, que hace referencia a la dirección de memoria donde se alojan los datos antes de ser transmitidos o recibidos por las líneas. El nombre de este puerto depende del sistema operativo, aunque desde sus inicios, 62 /!7 bautizó como 82796;: y 8 7 ?A@B3CDFE y G3?H@3IJ aceptan hasta 1 28 puertos de este tipo, denominados sucesivamente CO M 3 , CO M 4 , etc. Si bien no hay líneas " K sufi cientes para manejar un gran número de ellos en un PC actual, siempre pueden adquirirse tarjetas multipuerto que ofrecen la posibilidad de recibir datos con muchos dispositivos compartiendo la misma IRQ . La tabla 1 5 .3 resume los recursos asociados a cada puerto serie.
Dîôbó ñ ø
N 3N , oscila entre los 1 1 5 K ilobits por segundo (K bps) de las primeras Respecto a la M unidades UART y los 921 .6 K bps de los chips Super E/S en séptima generación (ver sección 1 7 .8.4 ).
`La3bdc3bfe=ghi\jlknmopm grqgrstq+jvuVwxQymo{z|qxLu}oAs3x~}j
9`
} %
X
El signifi cado de las líneas y las formas del diálogo quedan establecidas en el siguiente ¡=¢ £¡ uqhjHe¢9£ ¡ ;u+wmUwu @j>mkld¤e)jmrq'j5¥f=£gqud jmw¦{>j ¡ uqhj e u wmw u j m kld§u w>mUw y j y d c { qud j> mow {>j©¨>ª«u>qh@j e u wmUw uxj m kld¬u wmUwy j y d j qud w+f+ d{j;¨ª u>qhj e© xj e j w+f dcu yww yw h=k®j m q'd m u m d f j@{>jh=k®j¤{>j y uj m q¯° m q f d ± ¯ ;² j m~e q'³ih f d#/u w+f k w {j y´w hklj m q'd m8µ =k9q y q'¶ w { w udnm¸· j>h e e q|umj e d¹m we nb+d epf w k1m~dvumOqºj>m~d epf dihj f kldnm~j e»f dnmLmj e udch+{j>h w y xj e j w q y qk w jh y¼we m w h m we {j yw u w mklj;k1m we jm w {j y# µ4¢q'j>h=k1m wxeg j y d e {d e¾½ y kqºd egf dnm¥mj e ud#h{jh w¿w+ @j yÀy d e jh y d eg xj e j|moj w k w h y d e£f=w y j e u>m~d f j@{>j>h=klj e {>j y ujmQq¯°mQq f dÁBh@³>klj e j f ³cÂd yw h ºjm w+f q'³#h/{>jvuqh@j e j e qh=jm e)w jh y d e umOq;jmod e9
* *
ßà)á4â ã ä×å ßà)á4â ã ä×å
ÛÝxÝ
íHîïÙðñ ò>í î+ó+í
ù+úûHü>ú@ù>ýþ¹ý=ú îÿñ
un canal de D M A, se agruparon en una especifi cación que data de 1 992, la ÃnÄ Å Æ)ÃnÇnÈiÉÊcËÉ Ë qÖf+md>e×d>¯Uk ·»jØ;yCj k8k8Ù#w+f+Úw>m{ ĹÌ>Í#ÌÎ5ÏÐ ÏÈÏÉcÑ ÅcÒÓ ÈÔ , atribuida a Õ y conjuntamente. El conector a emplear en este caso es el tipo B de 3 6 pines (también denominado Centronics - ver foto ·Þj Ø;y jk8k V w+f Ú w m{ se utiliza la variante tipo C 1 5 .3 .d y e), aunque para algunas impresoras de de alta densidad, más compacta y también denominada æ Ï ç+ÓiÒĹÉ>ÊÈnÓiÒÊ5Ï çnÑ - ver foto 1 5 .3 .f). ¸ O tra serie de mejoras fueron encaminadas a ampliar la cobertura del puerto paralelo hacia otros dispositivos distintos a las impresoras, adaptándolo para el transporte de imágenes (escáneres), fi cheros (discos, CD -RO M , disqueteras de alta velocidad), y paquetes (adaptadores de red local), dando lugar a la especifi cación à ÅnÅ Æ×Ãʹè#Ì>Ê´ç>É Ë ÅÌÓcÌйÐÉÐ ÅiÒ>ÓnÈéÔ , publih@k®j y qm f d jh>qk cada en 1 991 y atribuida a ê ,ë yì . Aquí se emplea el conector de tipo A de 25 pines (ver foto 1 5 .3 .c), casi idéntico al conector D B-25 serie, pero hembra en el lado del PC. Tanto el modo ECP como el EPP pueden alcanzar un Ì>Ê´çè#Ò ËÉ Î#Ì>ÊiËÌ de 2 M bytes/sg., habiendo quedado ambos recogidos dentro de la especifi cación ô Ãnùà õön÷>ø , aprobada en M arzo de 1 994 y que defi ne las características físicas del puerto paralelo y sus modos de transferencia. El que un PC disponga de los servicios ex tra ECP y EPP depende de cuatro aspectos: ¶ Q ue el controlador hardw are del puerto en la placa base disponga de dicha capacidad. · Q ue el controlador hardw are del dispositivo ofrezca dicha funcionalidad. ¸ Q ue el cable de comunicaciones cumpla las especifi caciones eléctricas de la norma ô ÃnÃnà õ@ön÷ø para garantizar el mínimo alcance y la máx ima tolerancia al ruido. ¹ Q ue el controlador softw are o d riv e r del sistema operativo disponga de semejante facilidad.
*
qh+{d Øge bqh (desde su versión 95 hasta la N T) como (también desde mePor ejemplo, tanto diados de los 90 ) contemplan tres puertos lógicos denominados Å\õ Å cö Å , mapeados sobre las direcciones físicas iÄ>è , ¹÷è y ön÷>è . La asignación de direcciones a puertos puede confi gurarse desde la BIO S según describimos en la sección 24 .3 .7 , o dejarse en manos del sistema operativo (algo menos recomendable según relatamos también allí.
ÛÜHÝ
!#"%$&')(
*+-,
Líneas de datos
Líneas de control
CONECTOR EN PLACA BASE DEL PC
1
2
3
4
5
6
7
8
T om a de tierra p ara b it de datos 7
T om a de tierra p ara b it de datos 6
T om a de tierra p ara b it de datos 5
T om a de tierra p ara b it de datos 4
T om a de tierra p ara b it de datos 3
T om a de tierra p ara b it de datos 2
T om a de tierra p ara b it de datos 1
T om a de tierra p ara b it de datos 0
S elect I n (F u era de serv icio)
I nit (R einicializ ació n del disp .)
E rror (anom alía h ardw are)
A u to F eed (sig nificado de R etu rn)
S elect (indicació n statu s en línea)
P ap er E nd (sin p ap el)
B u sy (disp ositiv o ocu p ado)
A ck now ledg e (listo p ara recib ir)
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
B it de datos 7
8
B it de datos 6
7
B it de datos 5
6
B it de datos 4
5
B it de datos 3
4
B it de datos 2
3
B it de datos 1
2
B it de datos 0
S trob e (h ab ilitació n)
1
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
PERIFERICO EXTERNO =@?BADC E
FGIHKJ LNMOQPSRTOQUWVYXSZ\[]Z\^`_aXSb!cQRT^dXbeZ\^_Df gT^h)ij[kfNXlh-Xl_a^Y_a[]mn^Roiphj[RTOqVrb!Z\^tsSuvfNOQR ^dbYw x
}]~le ea
y{z|
El objeto de cada línea del interfaz Centronics y las formas de diálogo que por ellas tienen lugar se resume en el siguiente
\ S\\ :
oT : El P C manda un pulso por esta señ al cada v ez que env ía un byte de datos. D e esta manera, el perifé rico detecta que la informació n en las och o líneas de datos es estable, procediendo a su lectura. T
W\
: Contienen el byte de datos a transmitir en cada comunicació n.
:; 4
NWSoT : El perifé rico indica que ya h a recibido el byte env iado y se encuentra listo 91
para recibir otro.
81 5
¢¡
: El perifé rico utiliza esta línea para indicar que aú n no está preparado para recibir más datos. A l igual que la línea Clear-To-S end del protocolo serie, permite adaptar las v elocidades del P C a las del perifé rico. £T
NS
¤oT : L a impresora indica que se h a quedado sin papel. Esta línea y la
T
¥To
delatan que el interfaz fue ideado originalmente para impresoras de forma específi ca.
T ¥T : Cuando se recibe un retorno de carro, ex isten dos maneras de interpretarlo: Volv er al comienzo de la línea, o adicionalmente, añ adir un av ance de línea sobre dich o comienzo. ¥T permite conmutar entre estos dos modos. ¤ oTS : El perifé rico notifi ca cualquier anomalía h ardw are por esta línea.
§ : El P C reinicializa el perifé rico cuando activ a esta línea. N¢
¦
: El P C coloca al perifé rico fuera de serv icio.
¨© TW ¨© T
: Tomas de tierra indiv iduales para cada línea de env ío de datos,
T
WT
3
5
34 21 0
01
N¢ : El perifé rico indica que se encuentra en línea, esto es, conectado y listo para trabajar.
¦
7
056
.
./
ª«¬
N®l¯Y°²±p³¢´¶µ¸·%¹SºW»I³½¼¾j¼À¿¢¾{¯ÁQµ¯d¼)ÃıµÆžÇY¾rÁÈ®¢´ ÉËÊÌ
ÍlÎoÏdÐ΢ÑÒÔÓlÒÕ
ÖØײÙSÚlÏ¢Ûd×ÜÎ
ÝÞÏ¢Û¢ßoÊSÕàÎ
á ÕqÚÛ¢ÊÚlÏ¢Ûd×ÜÎÌ
ê)ë\ì î >ì ê#ë ì nê
êí!î êí!î kölÿ ê!ÿ"I# ö ÿ $
ïdðñSò¢óôõòòoô ïdð ñ dó-ïððSù ïdðñSñ¢ó-ïððoô ïdððôóôõòòSù
ñ'ö ï ÷ ùSô ùSô ùô'ö & ÷ %
ñTøúùùûî üãý ïò Ô ö ôò î üãý ñTøúùùûî üãý ùSù('T÷S) ÷ ' ïùSùûî ü ý
-/.1032$.
f_ ^gDhdb ibDajh*a ijeK`k_*f6bDajh*a
i*h&g
aeg
kj^h@`&a_g _ g lm_i hg & nop3qrts+u *
¦ _g ¦
b`c$_*a6bh ¦ e
fbjg b*e@`6h*·b*e
à bM_*Äh
a_Åm g_e nop3qrts+Ê *
þoöÿ Nø þöÿ Wø þoöÿ Nø þ öoÿ *+&,Wø
UWVYX[Z
U]\
L a mejor síntesis del presente capítulo se esconde en un conocido refrán: “ Q uien much o abarca, poco aprieta” . Y es que resulta complicado optimizar un bus sin asumir algú n rasgo concreto que luego limite el elenco de dispositiv os que a é l pueden conectarse. P ero el P C no h a llegado a ser lo que es por su rendimiento, sino porque sirv e para todo y cuesta poco dinero. Y ah í es donde interv ienen los buses de propó sito general, cuyo diseñ o prima ante todo v ersatilidad y longev idad. El bus de ex pansió n en sus diferentes formas de implementació n (v er tabla 1 5 .4 ) llev a con nosotros desde los inicios del P C, y las especifi caciones R S -2 3 2 y Centronics son aú n anteriores a é l. En el camino, h an serv ido para conectar prácticamente casi todo, y mantenerse v igente en informática despué s de 3 0 añ os es para quitarse el sombrero. En realidad, serie y paralelo son las dos grandes escuelas de las que descienden el resto de buses. Todos los que v eremos en el capítulo 1 6 son eslabones en su cadena ev olutiv a. El propio bus de ex pansió n puede v erse como el primer sucesor del bus paralelo, corriente que luego tuv o su continuidad en los buses A G P , ID E, ... P or su parte, el bus serie tambié n tiene sus seguidores, principalmente U S B y F ire Wire, y representa mejor que nadie el paradigma de que lo simple puede ser muy rápido, y de paso, ex traordinariamente barato.
vxw
nop3qr* *
ïd÷Tøú÷'î ñò î ùSùTøúù'î ïdò ÷ %ûî
46587:9 ;(@?A)*CB)D"Iþ)EFGBHIKJHF6?ALMNEOBH?QPRMMÿ =?Q("ADMÿ+>K?S6Fø
T
^_M`a6bcHb_@`d&e
Ýãâ ä¢ÎÏÑÎ]å æç×èåéÒ
w
\zy|{~}] w
t
X\ w w
\{I[X w
UV18[\}
Í¢Ú]Ó Õ ÒTÓlÒNÏdÚåéÒ Ì ÊÏ Î Ó Õ ÊdÚ äÎ ÑSÚ Û ÎÕ ××ÜÑSÚlÏ Û × Î å ÚõÏ* Î èâ3 ÒTÏ Ì Ê Ú Ñ\ײÚrÐ Ì ÚrÙNÊSÏ¢ÑÒ Ì Î Î Ó Õ ÚYÙÊSÏ ÎI ÊÚ Ì ÚéÚ ÌpÛ ÒNÏÑSÚ ÚÏ Ú TÕS %Ê Ò'ÑÚ{Ú Ì ÎÆÌ Ól× Ì ÎHTÌ ×²ÚD Ú¸ÑÚ ÎÌ Ò Û¢ß ÒdÚ ÕaÌ ×²ÒTÏÚ Ì ÑSÚ ä Ê Ìz8¡ NÌ ÒNÏ ÑSÚ ¬& ä ×¢ Ì ÕqÚ Ì ÓSÊÚ Ì Î å æ Ì{ÛYÎoä¢Î Ú Ì ¬ ä × Ì Ú Ì ÓõÚlÕ Î åéÒ ÌW ÊÚ ß¢Î Î'Ì ×ÜÑÒ Î Ì Ê Û Ò *Ï j×èÏSÊ Î¢Û × Ï Ê Ú§¡¨ Ú ÌW Î Û ÒÕ ÕÈÚ Û Î â
Î Îä Î Ú Û Û × ÏH Î Î £ Ïl× ÛÎ Î Î ÊÏ
w
« D ÓlÒ ÑSÚ ÊÚ
â ª ÕàÎ Ú'ÑSÚ ÌÎ ¢ Ï ÑSÒ]ÓõÒ Õ1 Ò ª ä ×¢ Ì Ñ Î Î Ì ) Ò Ì Ú Î Ó Î Õ
Õ Ú Ì ÓõÒÏÑSÚ Õ ÌY ª Ò ¬ ä ÑÚ «¤$¤ª$¥ â Î]ÎÌ ÚMdÚÕ Î Õ Ú
© Î ßÚõå ÒSÌ ÛrÒ åéÚÏ)΢ÑSÒ ÊÚN Ï Ú& ÚlÕàÎ ÕqÚ΢Û×²Ò ÎÔÎÊSå{ÚlÏ #ÎõÕO ÎÌkÓlÕqÚrÌ,)΢ÛdײÒNÏdÚÌ ÑSÚ&BäSÊ̪«¡ Î Ú qÕ Ì × Ï ª â « ÎÕ ÙNÊSåéÚÏ Î Ï¢ÑSÒ ÊdÚ Î[ ÚlÏ j×%ÊÑ]ÑSÚ Ì × Ì Úõå Î ÑÚ`ÚÏ ÕàÎ Ñ Î¬¢ÌpÎ × Ñ Î ÑSÚ ®« ÏÒkÚ ÕàÎ'Û Ê ÑSÚC ÕqÎ Ï Ì ` å × Ì × ÏH Ì ×èÏÒ Î ÙSÒ{ÚÏj¯NÊl× Ì Î ÑÒ ÚõÏ Ò Ì ÓõÚ Õ ×°R± Õ × Û Ò Ì â Ò Õ Õ³² Î ÚlÏ* ÒTÏ Û Ú Ì Ú dδ Ò «¤6¤$µ ¶ãÚ Ó ÎÌ ÑSÚlå¸ÊÚYÌ% ÕqÎ ÊSÏ¢ÎI¸ÚYÐ å{æÌ!Ú$)Î ÚÏ Ò¹¸lײÌ%ײÒTÏ¢ÎõÕ ×²Ò]ÑÚ Î»º Õ å{Î\â
ÚlÏ × Ì Í Î Î
Ó¢ÎÕQj×èÕnÑSÚkÌÊ Ó Î S Ñ Ú \ÛYÎ Ï Î Ò ÑÚ j ײÚlåtÓlÒ
¼ Ê ÕàÎ * Ï ÚûÚ 1 Ê Ì Õ Ò½¯TÊÚ ßÎ Õ Î Ï ÌpÛ Ê Õ Õ × ÑÒ ÑSÚ Ì ÑÚ ÚõÏ*Ò Ï Û Ú Ì'ß¢Î Ï ÑSÚ ¾Ì º¿ Î ÑSÒ Î ÏÚ ÏÊdÚ Ì Õ Ò Ì ÒÀÒ Ì Û ÚlÏ ÚlÏ ÑSÚ Ó$ ΢ÛÎÌÔä¢ÎÌ)Ú Ó¢ÎlÕàÎ 8 Á¶ Ïl×èÏÙ ÊϢΠßÎ ×èÏÛ Êl×ÜÑSÒ Ú&BÐ ÛÎ ÄÒ ÑÚN ä ×Ì ÚÏ%ÕqÚ ÌÊÌ ÓõײÚÐrÎÌâO¼ËÚ ßÚÛlßdÒ Û Ò Ï*° Ú ÌpÎ å{Ò Ì ¯Ê Ú Î ×èå Î ÙÚÏƯNÊÚÆ×èÏ Û Ê× åéÒ Ì ÚÏ Î ° Ò& Ò « Ç âÉÈ ÏÒ Î Û ÒNÏ Ì ÚYN Ù Êl×èå Ò Ì!Õ ÚD ÕqΠΠϢÑSÒ ÊÏ 8 Ì × Ï Ò Ú Ì Î¢Û × Ï Ù Õ æ º\ÛÎ ÑSÚ»Ë× × Û ÒNÏ]Ì Õ Î Ó ß × ÛÌ ¯ ÊÚ|ÚõÏÚõå{Ò Ì ÚlÏ ÏÊdÚ Ì Õ Ò Îoä Ò Õ Î Ò Õ ×²Ò'ÑSÚ ÎÍ Ïl× ¸ Ú ÕqÌ ×ÜÑ Î Ñ ÑSÚÎ æ Î
ÎÕ Ú Ì Ú ÊSÏ Î Ù Î\â
ÏÑÐ&Ò,Ó ÔÖÕQ×DØ ÙMÚ!ÕQ×zÛ ÒOÒÜÙKÝÞÐjÙ*ßÕQàKØ
á6â+ã
ò&ó ôDõ)öô÷ùøtú+ûýü(ö½ó ÷¢ó þFø ÿ ÷ù÷ ÿ óGõ6úSõ *õHôóNô*ûýÿ ¾õ ÿDúôMÿ ûÉô*ûýú õ ÷tó þFøjÿ$ÿ óNÿMúôMó ÷ó zøö ûÉó ÷ úÿÿ6öjô&ø*ÿ6ö ³ó ó ó ó ö$õ#ÿ&ö!#" "%$ôMõ(ö ø$ö& ø*ú'6ÿ¹ÿ()tóötú+ûýüöþFøjÿ+*!øjÿ]ôMõ(öôKÿ 6û,$õ.-jóôDÿ!0/tú16ÿ2Hûýÿ3xó4jõú 5 ò ójú ÿ ú ÿ ô 7û 6 ôMóô ûýõ(öjÿ ú89:;5=< ü 5> þøjÿ ó ó ÿ ô ÿ6ö ÿ@?HÿA ó ójú ÿö ÷ õ ú ø*ÿ õ ú $ÿ ô- ûB ú $ÿ ÷ótú ÷óôMó jójú ÿC$ÿ ú O K Pû ó ÿ6ö*ÿ óô ûýü)ö¹ÿ ú Q/ R ö *!ø$ö ô ûýõFö ó ö6õ ³óô û ótúGó ÷óô õS+ ó û û ÷ ûT ó -óô û óó / ú þø*ÿU&ÿ |ûV ÿÿ ÷ û ö ¾ÿ * ó 3 W ö ¾) õ $õ úW÷ õ ú~ôMótú õ ú 6ÿ+$# û7 ú W X ÷óC ÿ% ú ûýü(ö[Z]\+^=_ `Kacbþø*ÿ ú ÿIÿ ú d/ø û ÷ û>3 ó öe$õÿ ú|÷óf< 5," X ó þFø ÿIÿ ÷ 3Dü ôó ÷ õªÿ ú ÿ&Y g ó ø$öþø*ÿ|ÿ&ö ó ÷ ø ö ótú õ ôDójú ûýõFö ÿ ú *!ø ö ô ûýõ)ö ó ö6õ R ó h#hfikj 3ÿ6ö ÷ ø ó l6ÿ ó $ $ ifj 3mn5
-
o
p+q1rlstvu&wyx+zt{u
|[q
q0}~x[ p+xR~t{&w
DFEGHIKJL#MDJNJ
-
En las cuestiones que presentan varias respuestas válidas, deberá quedarse con la que considere más exacta y/o completa. Las soluciones a todas las cuestiones se encuentran al final de este volumen.
El árbitro del bus es necesario para
a b
El bus IS A. C ualquiera de los anteriores, ya que todos son buses compartidos.
¿ S obre qué bus recae la responsabilidad de la fl exibilidad de una config uració n y su futura ampliació n?
a
El bus de expansió n.
c
Los buses dedicados.
d
El bus de memoria.
El bus de expansió n del sistema tiene como principal raz ó n de ser
a
Interoperabilidad.
c
B ajo coste.
d
Las tres son importantes por ig ual.
¿ A qué raz ó n obedece el tamañ o prog resivamente más g rande ofrecido por los z ó calos IS A de un PC ? a b c d
a
A su diferente anch ura: 8, 1 6 y 3 2 bits.
A ning una. Todos los z ó calos IS A tienen el mismo aspecto.
La de 1 6 bits.
c
La de 3 2 bits.
d
La de 6 4 bits.
La versió n más extendida del bus IS A en un entorno P C del añ o 2 0 0 0 es de
a
8 bits.
b
1 6 bits.
c
3 2 bits.
d
ðñ
6 4 bits.
ê
ç
¿ C uál fue la principal raz ó n del fracaso del bus M C A? a b
d
a b
çï ëî
æì í ë é
S u elevado nivel de ruido a elevadas frecuencias. Q ue su diseñ o prioriz ó la velocidad frente a la seg uridad.
c
A su diferente voltaje: 5 , 3 .3 y 2 .5 voltios. A su diferente frecuencia: 8.3 3 , 1 6 y 3 3 M H z .
La de 8 bits.
b
Alto rendimiento.
b
¿ Q ué versió n de bus IS A h a sobrepasado una long evidad de diez añ os respecto a su masiva presencia en las placas base para P C ?
El bus local.
b
El bus P C I.
c d
El bus local del procesador.
Q ue tardó much o en salir la versió n a 6 4 bits. Q ue al tratarse de una especificació n muy avanz ada para su tiempo, proporcionaba unas prestaciones que apenas se aprovech aban pero que h abía que pag ar.
¿ Q ué diferencia presentan los distintos tipos de z ó calo P C I? La anch ura (nú mero de bits de datos). El voltaje.
ë
éê ç
æè æç äå
; > +#A ¢¡0£= K¤Q¥¦v¨§e©n£ª c d
« a b c
Las dos anteriores. N ing una de las anteriores. Todos sus z ó calos son ig uales.
¬
d
¯®
La versió n del bus P C I que mayoritariamente funciona en un entorno P C del añ o 2 0 0 2 es a 2 .1 , con 6 4 líneas de datos y 6 6 M H z . b 2 .0 , con 6 4 líneas de datos y 6 6 M H z . 2 .0 , con 6 4 líneas de datos y 3 3 M H z , pues aunque much os dispositivos no requieran tanta velocidad, todos son ya de 6 4 bits. Además, esto permite aprovech ar toda la anch ura del bus local del procesador.
c d
1 .0 , con 3 2 líneas de datos y 3 3 M H z , pues el conector de 6 4 bits apenas está presente en las placas base para P C .
¬
¿ Q ué bus de entre los sig uientes implementa el z ó calo físicamente más alarg ado (form factor)? IS A de 8 bits. IS A de 1 6 bits. P C I de 3 2 bits. AG P .
Cap´ıtulo °
º¼»¾½
±.² ±
16 ²
³f´
±.µ·¶ ´
² ±
² ¸ ¹
¸ ´
¿ÁÀ;ÂÄÃ 16.1. El bus gráfico: AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220 1 6 .1 .1 . C aracteriz ació n . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2 0 1 6 .1 .2 . Versiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2 1 1 6 .1 .3 . Z ó calos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2 2 1 6 .1 .4 . Ventajas frente a P C I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2 3 1 6 .1 .5 . Alojamiento de texturas en memoria principal
. . . . . . . . . . . . . . . . . . . . . . 225
1 6 .1 .6 . Análisis del rendimiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2 7 16.1.6.1. Versus PCI
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
227
16.1.6.2. En el conjunto de la arquitectura PC . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
229
16.2. Buses de disco: IDE y SCSI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230 1 6 .2 .1 . ID E - Integ rated D rive Electronics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 3 0 16.2.1.1. Versiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
231
16.2.1.2. Cables y conectores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
234
16.2.1.3. Canales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
234
16.2.1.4. Configuración de maestro y esclavo . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
236
16.2.1.5. Colocación de jumpers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
236
16.2.1.6. Asignación de dispositivos a canales IDE . . . . . . . . . . . . . . . . . . . . . . . . . . .
238
1 6 .2 .2 . S C S I - S mall C omputer S ystem Interface . . . . . . . . . . . . . . . . . . . . . . . . . . 2 4 1 16.2.2.1. Versiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
241
16.2.2.2. Cables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
242
16.2.2.3. Conectores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
246
16.2.2.4. Puente de conexión al sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
246
1 6 .2 .3 . C omparativa: ID E versus S C S I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 4 7 16.2.3.1. Candidatos a IDE: Pequeños servicios de almacenamiento local . . . . . . . . . . . . . . .
247
16.2.3.2. Candidatos a SCSI: Grandes servicios de almacenamiento remoto . . . . . . . . . . . . . .
248
16.2.3.3. Candidatos duales: Aplicaciones gráficas . . . . . . . . . . . . . . . . . . . . . . . . . . .
248
16.2.3.4. Conclusión . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
249
16.3. Buses serie multimedia: USB y Fire Wire . . . . . . . . . . . . . . . . . . . . . . . 249 1 6 .3 .1 . U S B - U niversal S erial B us . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 4 9 16.3.1.1. Cables y conectores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16.3.1.2. Arquitectura
249
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
252
16.3.1.3. Conexión y configuración . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
253
16.3.1.4. Prestaciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
253
16.3.1.5. Controladores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
254
1 6 .3 .2 . F ire Wire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 5 5
Å#Å%Æ
ÇÈÉnÊ>ËÍÌÎÐÏYÑFÒ#ÓÕÔÌÖA× Ö¢Ø×'É ÙPÏ#ÉÚ ÖdÛËÜÏ~× Ö Ée× ÝFÊ>Þ#Ý Ï 16.3.2.1. Prestaciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
255
16.3.2.2. Cables y conectores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
255
16.3.2.3. Conexión y configuración . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
256
16.3.2.4. Arquitectura
256
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1 6 .3 .3 . C omparativa: U S B vs. F ire Wire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 5 7
16.4. Son ido y mó dem in tegrados: AC’97
. . . . . . . . . . . . . . . . . . . . . . . . . . 25 8
R esumen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 8 Cuestion ario de ev aluació n
l PC comenzó siendo un computador de propósito general, pero el asombroso abanico de aplicaciones para las que es utilizado hoy en día ha obligado a articular una serie de soluciones particulares relacionadas con el trasiego de información en su interior. A lo largo de este capítulo describiremos las que se han especializado en la información gráfica, los dispositivos de almacenamiento masivo y los periféricos multimedia.
ßàá%ßâKãäåãæeä âeãKç@è
éSê·ë:ë;ì=í¢î ïð ñòï
ó ô õ ö+÷
% & ß ('#ß)+*-,ä
. /
*ßè 0ß * ãæä0&
12436587:9; *
â à ß â (' á=< eä âeãè äå ß >ß â &à ) % = * ?> ãeâeà
Rä '#
ä S 0ß å äT'#ßR'E *%ãä
øù#ú8û.ü¼ý þ.ÿ
AG P (Accelerated Graphics Port ) es la especificación de un nuevo interfaz desarrollado por Intel en 1 9 9 6 como primera solución a los enormes requerimientos de ancho de banda que necesita el emergente mercado de los gráficos tridimensionales y la realidad virtual. E n consecuencia, el objetivo prioritario de esta especificación está en proporcionar un elevado ancho de banda entre el procesador y la memoria de vídeo.
ß ã
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 9
! "$#
L as aplicaciones gráficas de alta resolución han venido evolucionando desde el entorno 2 D a la geometría tridimensional. Tomando como ejemplo una aplicación de realidad virtual, el problema ahora no es mostrar imágenes en pantalla, sino obtener la representación 2 D de un objeto definido en 3 D y visualizarla en tiempo real a razón de entre 1 0 y 2 5 imágenes por segundo con el fin de proporcionar un efecto de animación razonable. L a representación se obtiene aplicando operadores de rotación sobre el objeto 3 D y realizando una operación de renderizado o proyección bidimensional del mismo sobre el plano 2 D de la imagen. O btenida esta proyección, se procede a pegar las tex turas sobre su superficie y aplicar la iluminación para determinar el color y el aspecto del objeto. Toda esta operativa, descrita ampliamente en la sección 1 2 .1 , plantea diversos desafíos a la arquitectura PC: ¶ E l elevado coste computacional del renderizado, problema supuestamente resuelto por la potencia de las nuevas G PU . · L a variedad de efectos gráficos que poco a poco se van incorporando a la capa softw are. E sto se ha solventado incluyendo circuitería dedicada en los nuevos procesadores gráficos, lo que ha propiciado que familias como la @!AB&CEDGFHA de I JLKNMOKQP hayan fl anqueado en 2 0 0 2 los 1 0 0 millones de transistores. ¸ E l tamañ o de la memoria de vídeo utilizada por los controladores gráficos, actualmente en el rango entre 3 2 y 6 4 M bytes. Como siempre ex istirán aplicaciones 3 D que requieran más memoria, la memoria de vídeo podría ex pandirse hasta acomodar esta demanda, pero
URVWXU)WZYO[E\&]^`_acbRdefhgikjml
n)n U
{}|h~
{6~
- R h ¢¡£ ¤ ¥¦¥¨§ª©& `¬«& ¥®&-¯¬°± £³²¢´µh©&4¶¤E·E© ¸¢°&±:-¥¹¶¤:»ºµ¥®¼½¾H À¿±´mÁ& °ÄÃ8Å-ÆÆÇ£!¥È6ÉO¾°&8Ê O--«Ë-Ì©)4 ¥ Í=-¥
E¾°+ ÎE¥¡£ ¸¢°-§ÏÍ-¥ h ° ÐÑ&¥ Ò8-¥ )&Ó&O· ²
¥ R ¥®Ô §
¡ £
صÙ)ÚÜÛ¬ÝÞOÙß4Ý-àcáÈÞ¾Ý Ø î Ù ÚHñ¾ÙHò¬Ú á Ý âTñµàcì4áøëµà áøÚ Ý8ÞOä î Ù)ß û ò¬Ú(Ûñ î ÝÊÞOÙÞµÝ&ìüäß û ò¬Ú(ÛÂäÞµÙ Ý ò¬Þ¬ÝÿëÂáøÚHä öá 8Ù àë¬Ý î Ýæ à áøÚHä OÚ Ý8àcä î Ù ñ¾Ù î á Þµä $&%('*)%
â
¡ £
Õ·NÆ
Ý=ãä¬åÀæ çç-è èèóâ ôöõ ù æåEùÂï ýhï áþì(ß 8ý-ýóâ ãì4Ù ß&ß ý ý 8ä-àcì4á äß ý ý 8ä-àcì4á äß
¡ £
Ö¬·QÆ
â
Ý+ã-ä6å æ ç-çé è-èÊâ ôöõ ù æåEù¬ïOåùOú ýï ácìß æ ð-è ãìÙ ß&ß æ ä-àcì4á äß æ ä-àcì4á äß öò¬á! Ù î ß4Ý-à
-
} + , î áøòÂÚÎá ë¬Ý à Ù ß- Ù î ß:á ä-ò¬Ù ß ÞÙHà ñ¬ß û .,
×6·¹Æ
êEÙ ëOì4á Ù í µî Ùå6ï ððï èè÷â ôöõ ùOú¬åEùµé ýï ácìß ï æï ãhìÙ ß&ß ð -äàªìácähß æ ä-àcì4á äß" öò¾á# -Ù î ßÝà ë¬Ý î Ý,0/1
esta solución encarece el precio y carece de una escalabilidad razonable, máx ime cuando la creciente resolución de la imagen y su frecuencia de actualización abogan por una memoria de vídeo cada vez más rápida. 2436578 9;: <
¹ E l ancho de banda que requieren las aplicaciones gráficas 3 D , ya que la información debe fl uir rápidamente entre la memoria de vídeo, la memoria principal y el microprocesador. E l control de los gráficos necesita precargar mapas de tex turas desde la memoria principal hasta la memoria de vídeo, donde tendrá lugar algú n procesamiento dependiendo del grado de sofisticación de la tarjeta gráfica o de la presencia de una tarjeta aceleradora, quedando el resto a cargo de la propia CPU . S i el canal habilitado para todo esto fuese el bus PCI, el cuello de botella en el sistema sería de órdago. Aunque la motivación principal en el desarrollo del bus AG P era aumentar el ancho de banda, una de las premisas que también guiaron su diseñ o fue la creación de un protocolo que resultase barato de implementar. S e trataba así de aprender de ex periencias pasadas como la del bus S CS I (ver sección 1 6 .2 .2 ) que a pesar de sus elevadas prestaciones tardó bastantes añ os en despegar en ventas debido al precio de sus controladores. OQPSRUTV#W"XYPZT
243
9 2
v y :
5=8?>4@
w
ywz tr
* ACBD*E=FHG I
q
J
vr K&LNM
qw x v t v
Tanto la anchura de 3 2 bits como la frecuencia de 6 6 M H z son fijas en todas sus versiones, si bien se producen sucesivas duplicaciones del ancho de banda a través de una acertada estrategia que desdobla el multiplicador interno: 2 x , 4 x , y hasta 8 x en la versión 3 .0 de finales de 2 0 0 2 . E sto garantiza la compatibilidad del interfaz y permite articular mejoras de bajo coste en consonancia con lo que ya hemos visto en el bus local del Pentium 4 , la memoria D D R AM y el bus PCI. Pero hagamos justicia, porque aunque en nuestra secuencia AG P venga después de todos estos buses, cronológicamente fue el primero al que vimos aplicar esta idea del multiplicador, en
243657\[C]?2 ^ : : ] 5[ 365;_=2 ` [a=@_ba;_;5=2
9
tu 8c]
:
r
> qs qr
op
bd_ 8e3
:
]C8
fff
g*h?icjlknm?oqpsrutv wxmHy{zy}|?z~i\pi=\yk
pzyUi;zUujlUp
VISTA LATERAL (PERFIL) DE LA ZONA INFERIOR DE LA TARJETA (CONECTOR A PLACA BASE)
CONECTOR DE 3.3 VOLTIOS
CONECTOR DE 1.5 VOLTIOS
PARTE EXTERNA DE LA CARCASA
TRAM O ADICIONAL PARA AG P Pro (o p c io n a l). EN M U CH AS OCASIONES SE ADJU NTA U N SEG M ENTO INERTE Q U E ACTU A DE TERM INADOR SI SE CONECTA A ZOCALO AG P PRO.
CONECTOR UNIVERSAL
-(Z x }C6n= =¡£¢H¤¥=¢e¤ ¦"§.¨ uC¶µ·HU³¸n¹Cº*¢4¼» ½¿¾À¯ÁÃÂÄÅƯÇlÈÉÄ4ÅÆ × Á¥Ø ÅÇ Á¼ÍÑÆ?ÂÁÙÇ × Á¼Ø\Ä ÌÅ·ÁÚÇ ¦"§~¨ ¦"§~¨ ¦"§~¨ ¦"§~¨ ¦"§~¨
â»äã ð¥»äã ð¥»äã å¼»äã å¼»äã
¦"§.¨ ¦"§.¨ ¦"§.¨ ¦"§.¨ ¦"§.¨
å»Ôå æç» â»ñæç» ê ¥ æ » â»ñæç» ê ¥ æ »
=©ª«¢e¤¥H¬ #®¯¡x°c ¢=¯¡#¤¥±¡#¢4³²±´¤ ±n ¡#
Ê Ë Ì4Æ6ÍÎÁÆ6Í Û¼Ü\ÄÝÖÞÄÆßÌcÁÀ6ÍÑÆ å»èå æ » éëêì¥ æ=nUC¡ â»ñæ » éëêì¥ æ=nUC¡ å»ÔåæïZâ»ñæ ïêô#æcuU¯¡ â»ñæ » éëêì¥ æ=nUC¡ â»ñæ » éëêì¥ æ=nUC¡
Ï}¾ÑÐ ÄÍÄÍÓÒ=ÌÅǾÔÌeÁ ÛÜ ÄÅ·ÁÍÓÄCÇàÆ
ÕYÄÍÎÁ Ì ¾ÔÂdÆ?ÂÄ=Ö ÂÚ¾lÖcÀ¯Á¥Ø¾áÍÎÄ=Ö
íÚ¡ ¤îå»èåæ» â4¬ï¼ð?¬ íÚ¡ ¤ëâ»ñòæ» âH¬xï¼ð;¬xï óC¬ õ¶å»èåæ»ëâ4¬çïð;¬ö ÷øõ·â»ñ滥©âe¬xïð;¬ùéùó¬¥ö íÚ¡ ¤îã»ûúæ» ó¬ï¥üC¬ õýâ»ñæ»ëâe¬xïð;¬xï óC¬ö ÷øõã¼»ús滼 óC¬xï¥ü?¬ö
þ¿ ÿ x ± ¢4!¤¥= ò¢H¤ º¼¸ªU¢e Q骼¢4!¤ #46¤Ã±n³ª¥* UC¶µýeu¦"§~¨ 4 ª¥¢4!« ¡# æ4u à =¡*¢H¤6n¤¡ ¤}¦"§.¨ ±¥¡# = ¤s4 ªQ§~¨&ê é=¡¥ ± ¤ ¢c¤¥\¢U¤&ª¥#¡! °= ¤± ¤¿ªÃ±¥¡¢= ¢c!u¢eª!¤î î± Þ¤*»
su primera especificación hecha pú blica en 1 9 9 6 .
L a tabla 1 6 .1 resume las prestaciones de sus tres versiones principales hasta la fecha.
*
! "$#&% ' ()
Como ya ocurriera en PCI (con PCI-X ), ex iste también una versión más potente orientada a las estaciones gráficas y servidores. S e denomina AG P Pro, y tanto su zócalo como su tarjeta se distinguen por tener una prolongación adicional (ver figura 1 6 .1 ), similar a la del PCI de 6 4 bits, pero al igual que ésta, muy difícil de ver en arquitecturas domésticas. E l ú nico elemento que es frecuente en este sentido se ve en el lado de la tarjeta, que dispone de dicha prolongación a modo de terminador para sellar la correspondiente del zócalo AG P en el caso hipotético de que la placa base donde insertásemos la tarjeta AG P dispusiese de tal ex tensión.
) #
*,+.-
< # >= ? # @ # A B
/
0214365,798;:
Como ya le ocurriera antes a PCI, AG P dispone de varios formatos de zócalo segú n el voltaje de entrada. S i el tramo más corto del zócalo linda al ex terior del PC, éste es de 3 .3 voltios, y si es el
CDFEGC?EIHKJML N>OQPFRSTFUWVYXFZ\[^]
_?_`
m,npo qsrFtuoFvxw yw{z w|}t
;nx$tvFtvyny>q
Qt vqKy$nrYw rt|
t{vw |w ¡t&w |¢;£,¤
¥ tuvt2q¦§¨ty t
q¦©tw rYw |
Mywvq
ª¬«®
¯°²±
ª¬«®
³°³µ´6°
ª¶«·
³°³u´¸F¹pºW»¸¼
½M¾¿¹ ¸{³°²³u´À°
¯ ÁÃÂÄÁ
ª¬«®
ÄK°²±
ª¬«®
¯F°ÆÅÇ´6°
ª¶«·
¯F°Æŵ´¸F¹pºW»¸¼
½M¾¿¹ ¸I¯°Gŵ´À°
¯>ÁÃÂÄ ÁÃÂKÈÁ
ª¬«®
ÄK°²±
ª¬«®
ÉËÊ»9´°
ÌËÍÎÏFÐ ÑÓÒÔÕ
ÖײÖØKÙ×GÚÏ6×
Ù>ÛÃÜÝ ÛÃÜKÞÛ
߬à®á
Öײâ
߬à®á
ÙF×ÆÚÇÏ6×
߶à·á
ÙF×ÆÚµÏãFÕpäWÎãÒ
åMæ¿Õ ã{â×èçÇÏÀ×
ÞÛÃÜé Û
߬à®á
Öײâ
߬à®á
ÌËÍÎ9Ï×
߶à·á
ÙF×ÆÚµÏãFÕpäWÎãÒ
ï,ðòñÀóð
û>Î9Ñ û ¥Î ä ã
ª¶«·
Ñ ÐÒãí×
Õ Ð Î
Ð ÍäúÔþÔ{ÐÍ
êÙ×GÚµÏ6×ÔëÙ>ÛÃÜÝ ÛÃÜKÞ Ûì4Øëêâí×GçÇÏ6×ÔîÞ ÛÃÜé Ûì
äWÔÑ Ð ä Ô¿Ò ß¬à®á ãFÑ ÍÔÕ ÔFû ÔÔÒÐ4Ð Í ýÍû ÎæFÍþKжըÔ2ÏFÐ ÑúÒÎ æ¿Í
ÐFãþKÐuûÎ Ò Ð ÕòäÎã þKÐ æKû ÔÕãÑ ÐÒÐ ÍYäWÐ Ð Í Ò ¥Õ¨ÔûÔ
ø áùÑÐ?ÒäúÔ¿û&Î9ãÍíÐÒüãý.ÑÐ$û>ÎÿþÔÒüÔ2ÕÿÔ¿Ò
ô¿õÃö ÷
þÐ ÕQû>ãÍäWÑãFÕ ÔFþKã¿Ñ¶ß¬à·á þÐ
~q tyqM
$tw rnt
~npo|}t>
Ò
Î
"!$# %'&(*),+./0% ),+124365739813 !":í Ñ ÔuþKÐþ¥Ô äãFÒ ÖÝ?Î äúÒ êA@ÞBÎpäÓÒ ì ÖFÝÎä Ò åFE åGE C ¥ ÕäÎ Õ Ð>ÛÔû ÎæFÍëþÐ þÔ äWãFÒDþKÎ9Ñ Ðû û ÎãFÍÐÒ F å E åGE K æ û Ô Õ ã K þ Î . ý Ð Ñ Ð Y Í ä Ð Ô ä Ð Í K þ 9 Î Ð Í K þ { ã Ô Ã Õ ¿ Ï ã Õ W ä Ô Ð H @YÝ @FÝ ÐÑã{þKÐí ÎÍ¥Ð$Ò4Ô û ÔþÔµÕÿÔ¿þ¥ã þ¥Ð ÕL æ ûÔÕ9ã IKJ î åFE ø áON0EQPSR åGE ø ߬à®á á;ÑWã M ÔÑWÎÿÔ ÍäÐþKÐÔÕäWÔFÒD ÑWÐÒ}äWÔû ÎãFÍÐÒ T 3VU XWY XZÛ Ù&ÛÃÜíÝ Û l.Þ ÛÃÜ¥é Ûpn C i^a o bpac9b ûÔf_rq g ] ` ß j û=^q_ ]s Ô j _ ÔB^9b ûq Ù$ÖÖ Cts >o ]e` Ø ` ul ÚÖFÖ,n ÚÖFÖ Cts ,o ]e` Ø ` vl¡ÝKÙFÙ?Ýwn ÚµÏfq,a6ohb q ` lÖpz²Ö,n Öpz²ÖuÏfqwa o bcq ` l}ÙfzGÚKÜâ^zèçXn I 9b Ï ] a ] ` _ ] o ]ej4` b æ jx] a ?y û"o g ÿb û Ô å ] f{ åGE I ] j Wo ÔFû b æ j _ ]` iv|}i j û bcq j Ôf{Bb ]j o~q M Ô _ ] ûq,{i j b ûÔ¿û9b æ j C iûpq ` Ô{iûpq `
i j o q Ôpi j ohq åGE q j û i g~g ]ej û¨b Ô ]j o g~] ] o ÿb û bcq j^] ` x_ ÔXo q ` I åGE j ûqwÿa Ôf_rq_ ] ] oh b û b q j^]e` q g g bq g b_ Ôf_ ] ` I åMæwacqa ] û"ohi g Ô Ø ]` û g b o i g Ô iÔXa i^b ]g Ô_ ] Ø å ]g Ô¿ûbq j4]e`D i ] ]eg { b o ]g~] ÔXabc Ô g Ô g ÔXo b Ï Ô ]j o gh] 9a Ô ` Ï ] g` bq jp] K ï,ðòñÀóð ôFõÃö qf{ ` s Ô `] _ ] a q `s i `] ` ߶à
E b j ûq ` b{bab6ohi_ ]e` _pb ] _rb | ]gh]j û ÿb Ô ` z>q ` _ Ô