ELECTRÓNICA DIGITAL 23-I-2014

PREGUNTAS TEÓRICO PRÁCTICAS: 1. Determinar el valor decimal de los números expresados en Complemento a 2 . (0.25 puntos).

10011001 → 10011000 → 01100111 → 1·2^6+1·2^5+1·2^2+1·2^1+1·2^0 → -103. 01110100 → 1·2^6+1·2^5+1·2^4+1·2^2 → 116. 10111111 → 10111110 → 01000001 → 1·2^6+1·2^0 → -65. 2. Determinar el valor de las sumas, en decimal, si los números están dados en Complemento a 2. (0.25 puntos).

10001100 + 00111001 → 11000101 → 11000100 → 00111011 → 1·2^5+1·2^4+1·2^3+1·2^1+1·2^0 → -59. 11011001 + 11101000 → 11000001 → 11000000 → 00111111 → -63. 3. Indicar qué es lo que aparece en las salidas del siguiente esquema. ¿Qué número, en decimal, se obtiene? (0.25 puntos).

La operación que se realiza es la suma de dos números de 8 bits cada uno, para lo cual hacen falta dos sumadores de 4 bits, en cascada. A → 10111001 B → 10011110 A + B → 101010111 → 343 en binario natural.

La salida correspondiente al sumador Low-order adder es: 0111 con C4= 1. La salida correspondiente al sumador High-order adder es: 0101 con C4=1. 4. El CI 74HC42 es un decodificador BCD-decimal. Indicar cuales son sus salidas, si a la entrada se aplica la forma de onda dada. (0.25 puntos).

5. Cuando a la salida de de cada una de los decodificadores de la figura el valor es HIGH, ¿qué valor binario debe haber en las entradas? MSB es A3. (0.25 puntos).

Para el caso (a) → A0 =0; A1=1; A2=1; A3=1. Para el caso (b) → A0 =0; A1=0; A2=1; A3=1.

6. La forma de onda dada, es la correspondiente a las entradas de un multiplexor. Dibujar la forma de onda de la salida Y. (0.25 puntos).

7. Resolver las salidas si las entradas son las siguientes: (0.25 puntos).

8. ¿Cuál es el contador indicado en la figura? ¿Ascendente o descendente? ¿Síncrono o asíncrono? (0.25) puntos.

Se trata de un contador sícrono ascendente de 2 bits. Módulo 4.

Nombre y apellidos: ELECTRÓNICA DIGITAL 23-I-2014 EJERCICIO1: (1 punto)

Para disminuir la ingesta de cafeína durante el periodo de exámenes, un grupo de alumnos de 3º de grado en Ingeniería Electrónica Industrial y Automática de la EUITI decide realizar el "café electrónico". Lo que quieren hacer es detectar si el alumno se queda dormido mientras estudia por la noche, en tal caso y según la hora que sea, hacer sonar una alarma para despertarle. Para detectar si está dormido ponen un circuito detector de movimiento en su muñeca, de modo que si la muñeca está quieta durante más de 10 minutos, se activará la señal Q10 (Quieto 10 minutos). Esto será una señal inequívoca de que se ha quedado dormido, ya que durante 10 minutos el alumno no ha movido la mano para escribir, ni para de pasar de página. Sin embargo, la señal Q10 no siempre se usará para despertar al alumno. Si estamos entre las 4am y las 6am, no le despertaremos para que descanse un poco. Por otro lado, independientemente de la hora, si el usuario lleva media hora durmiendo, siempre se le despertará para que decida si quiere seguir estudiando o realmente quiere irse a dormir en la cama y no en la mesa. La señal que indica que lleva media hora quieto se llamará Q30 (Quieto 30 minutos). Resumiendo, las señales que entran a nuestro sistema son: Q10: vale '1' si el alumno lleva 10 minutos o más quieto, si no Q10='0'; Q30: vale '1' si el alumno lleva 30 minutos o más quieto, si no Q30='0'; M4: vale '1' si son más de las 4am, si no M4='0'; M6: vale '1' si son más de las 6am, si no M6='0'; La señal de salida A (alarma) se activará a nivel alto. Se pide a) Realizar la tabla de verdad de la señal que controla la alarma (A) a partir de las señales de entrada Q30, Q10, M4y M6. b) Obtener la expresión reducida en suma de productos, y producto de sumas c) Dibujar el esquema en puertas de estas expresiones

Electrónica Digital. Ejercicios. Curso Académico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:

SOLUCIÓN

Electrónica Digital. Ejercicios. Curso Académico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos: EJERCICIO2: (2 puntos)

Diseñar un contador que realice la secuencia de cuenta binaria irregular que se muestra en el diagrama de estados siguiente. Utilizar FF tipo JK.

SOLUCIÓN

Electrónica Digital. Ejercicios. Curso Académico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:

Electrónica Digital. Ejercicios. Curso Académico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos: EJERCICIO3: (2 puntos)

Se tienen dos depósitos de agua de los que se quiere conocer en cada momento el nivel de agua del que esté más vacío, y la diferencia de nivel respecto al mayor (en valor absoluto). Para conocer el nivel, cada depósito tiene 7 sensores distribuidos a lo alto del depósito. Cada sensor dará un '1' lógico si está cubierto de agua, y un '0' lógico si está al aire. La salida se dará mediante dos displays de 7 segmentos, uno para indicar el nivel del más vacío, y otro para indicar la diferencia. Como se tienen 7 sensores para conocer el nivel, el rango de valores va desde 0 a 7. Se supone que ningún sensor va a fallar, por lo tanto, si un sensor indica un '1' lógico, todos los sensores que estén debajo de él darán un '1' lógico (pues el agua los cubrirá también).

Se pide realizar el diagrama de bloques del circuito: Para el diseño se podrá emplear cualquiera de los siguientes bloques sin necesidad de describirlos en puertas (no todos son necesarios): multiplexores, sumadores, codificadores, decodificadores, demultiplexores, comparadores y decodificadores de 7 segmentos. Todos ellos de uno o varios bits. Además se podrá emplear cualquier tipo de puertas lógicas. Cualquier otro bloque deberá ser descrito en función de los bloques citados o en puertas. Es muy importante indicar todos los nombres de cada señal y su índice (o peso lógico). Se valorará la reducción de componentes del circuito y la sencillez. SOLUCIÓN:

Electrónica Digital. Ejercicios. Curso Académico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:

Electrónica Digital. Ejercicios. Curso Académico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos: ELECTRÓNICA DIGITAL 23-I-2014 LABORATORIO: 1. Analizar el siguiente código en VHDL. ¿Con qué circuito integrado se corresponde? ¿Por qué? ¿Cuáles son las entradas? ¿Cuáles son las salidas? ¿Cuáles son los terminales de control? (3.5 puntos).

LIBRARY ieee ; USE ieee.std_logic_1164.all ;

entity circuit is port (e: in bit_vector (3 downto 0); s: in bit_vector (1 downto 0); d: out bit_vector (3 downto 0)); end circuit; architecture rtl of circuit is signal t : bit_vector(3 downto 0); begin t(3)