-

940083

S.E.P.

S .E.I.T.

D.G.I.T.

CENTRO NACIONAL DE INVESTIGACION Y DESARROLLO TECNOLOGICO

cenidet

"ANALISIS Y DESARROLLO DE UNA FUENTE DE ALIMENTACION PARA COMPUTADORA PERSONAL QUE INCORPORA LA CORRECCION DEL FACTOR DE POTENCIA"

T E S I S

PARA OBTENER EL GRADO DE: MAESTRO EN CIENCIAS INGENIERIA

EN

P R E S

ELECTRONICA

E N T A:

ALBINO MARTINEZ SIBAJA

CWTRO DE INFORMACION CENIDET

DIRECTOR DE TESIS: Dr. JAIME ARAU ROFFIEL ,

CODIRECTOR DE TESIS: Ing. DAVID ABUD ARCHILA

CUERNAVACA, MOR.

JUNIO DE 1994.

(i

%’’I’

SISTEMA NACIONAL DI3 INSI’ITIJTOS TI3CNOIXMXX)S

Centro Nacional de Investigación y Desarrollo Tecnológico ACADEMIA DE LA MAESTRIA DE ELECTRONICA FORMA R 9

I

’! ACEPTACION DEL TRABAJO DE T E S I S

Cuernavaca, Mor., Mayo 23, 1994. C. Vlctor Manuel Alvarado MarLInez

Jefe de la Maestrla de Electróriica C E N I U E T

!

Después de haber revisado el trabajo de tesis titulado:”Ana~s~s y DESARROLLO DE UNA FUENTE DE ALIMENTACION PARA mmmwom PERSONUQUE INCORPORE LA COüüECCION DEL FACTOR DE WTENCIA”. elal>orado por el alumno: mc. ALBINO MARTINEZ SIBAJA y dirigido por el C. DR. JAIMEARAV ROFFIEL e ING. DAVID A B U ! _ * el trabajo presentado se ACEPTA.

tent

a m e nit

,

e ,

._ _ _ -

VIOLANTE

C.

c.

.Y. C.

.AGUSTIN QUINTERO REYES

DR. SERGIO EORTA W I A

C.C.P.: Presidente de la Academia Director de Tesis Alumno Tesista

cenidet/

Interior Internado PaImira SM C.P. 62490 Apartado Pustal 5-164, C.P. 62050 Cuernavaca. Mor. MExico ‘IEls.: (73) IR 77 41 y (73) 12 76 13

S IW

a

SISTEMA NACIONAL DE INSTITUTOS TECNOLOGICOS

Centro Nacional de Investigación y Desarrollo Tecnológico Cuernavaca,

I1

Mor.,

a 2 de j u n i o de 1 9 9 4 .

Tng. A l b i n o M a r t i n e z ¡ S i b a j a C a n d i d a t o a l Grado de M a e s t r o en C i e n c i a s en I n g e n i e r í a E l e c t r b n i c a P r e s e n t e

Después de haber t it u1 ado:

sometido

a r e v i s i ó n su t r a b a j o f i n a l de t e s i s

'!

"ANALISIS Y DESARROLLO DE UNA FUENTE DE ALIMENTACION PARA COMPUTADORA PERSONAL QUE INCORPORE LA CORRECCION DEiL FACTOR DE POTENCIA" y h a b i e n d o c u m p l i d o con t o d a s l a s i n d i c a c i o n e s que e l j u r a d o r e v i s o r de t e s i s l e h i z o , se l e comunica que se l e concede a u t o r i z a c i 6 n p a r a que p r o c e d a a l a i m p r e s i ó n de l a misma, como r e q u i s i t o p a r a l a o b t e n c i ó n d e l grado.

Atentamente

. .

.

,..#

13. a. T. .r cmF&p G C Z M L Ci INYfjTlGA(IOI

8. E. F.

Mart ínez 8?SII!%'iiij T;íNflLUGICO Electr6niM:a:kiC:d AcrucMiia

Victor Jefe del

M.C.

I

95% Cabe mencionar que estas son únicamente las especificaciones de entrada y salida de la fuente, pero que internamente se considerarón otras especificaciones que influyen directamente en el FP y la eficiencia global de la misma. En la sección 4.4 se dan a conocer las especificaciones internas de la fuente para los casos particulares de cada uno de los prototipos desarrollados. A continuación se exponen los motivos que dierón lugar al desarrollo de dos prototipos.

4.3 JUSTlFlCAClON DEL

DISENO DE DOS PROTOTIPOS

El diseño de una fuente conmutada para PC que incorpore la corrección del FP debe lograr por un lado, que la forma de onda de la corriente en su entrada tenga la misma forma senoidal del voltaje de entrada, y por otro lado, debe ser capaz de entregar los voltajes necesarios para alimentar a dicha PC. El diseño de un sistema de alimentación que cumpla estas condiciones puede ser realizado en una sóla etapa (ver figura 4-1 1, o bien en dos etapas (figura 4-2).

En el diseño en una sola etapa las topologías PWM que ofrecen mejores características para su utilización son aquellas que por su configuración facilitan su implementación con aislamiento galvánico, tales como las topologías: BUCK-BOOST, CUK, y SEPIC. El diseño en una sóla etapa ofrece algunas ventajas como simplicidad y menor costo (en comparación con un diseño en dos etapas). pero en contra ofrece un ancho de banda reducido (menor a 15 Hertz) y el rizado de línea no puede ser eliminado por el control encargado de la corrección del FP [141. DE CD

LINEA

Fig.4-I Fuente conmutada con corrección del FP en una etapa El diseño en dos etapas, aunque es más complejo y más caro, mejora las características dinámicas del sistema. La primera etapa consiste de un emulador de resistencia que

35

.

Capltulo 4 generalmente es implementado con una topología PWM sin aislamiento (BOOST,BUCKBOOST, CUK, o SEPIC). Este emulador se alimenta de la línea de distribución de CA y entrega un bus de CD de alto voltaje., La segunda etapa proporciona el aislamiento galvánico y los voitajes de salida requeridos mediante la utilización de un convertidor FORWARD o FLYBACK en el caso de tratarse de potencias menores a 500 Watts. Para potencias mayores a 500 Watts, se recomiendan los convertidores Push Pull, Medio Puente, y Puente Completo I141. Para la aplicación específica de esta tesis, se eligió una configuración en dos etapas, debido a los requerimentos de una PC, tales como: una buena regulación tanto de línea como de carga, y la necesidad de contar con varios niveles de voltaje de alimentación ( 12V, -1 2V. + 5v. -5V);

+

CA I CD

,.... ............ .............................. :

,

__ .

. .

.

;1E

+

ii

1 -

CA

1i ¡ I

:

__

!,

'

~

Resonante

-2 ~

~

TOPOLOGIAS

:

BOOST.

i

BUCK-BOOST.

i

CUK.

8

~

PWMo

u o v a i a~u1

o SEPIC

!

i

i ~

FULL-0RIDU

in HALF-BRIUGE

A

a

j

i: vg i a

PUSH-PULL

-

1

~

i

BUS DE

a>

:co

I

c

$

_-

t i.

a>

E FORWARD

FLYBACH

r,

o

3

O.

AISLAMIENTO GALVANIC0

:

!

1

7

ETAPA DE 'CFPI

............................................

i o

CD I CD

-

.........................................................

I

Fig.4-2 Fuente conmutada con corrección del FP en dos etapas .

.

El tipo de control en esta fuente es PWM (ver sección 2.3). la frecuencia de conmutación se fijó en 100 KHz, y el voltaje de CD de salida de la primera etapa, se propuso inicialmente de 340 Volts, con lo cual se pretendía lograr FP's muy próximos a la unidad y además permitir un amplio rango de variación para el voltaje de linea de CA, pero el análisis realizado para determinar la topología que sería utilizada en el convertidor de la segunda etapa, di6 a conocer que el costo de implementación del convertidor de la segunda etapa, está en función directa del voltaje de CD de salida de la primera etapa. Además, un segundo análisis, realizado para determinar la eficiencia global de la fuente en función del voltaje de salida del emulador de resistencia, di6 a conocer que la eficiencia de dicho emulador disminuye a medida que su voltaje de salida aumenta, ocasionando que la eficiencia global de la fuente tambi6n disminuya. Teniendo en cuenta lo anterior, y considerando que el voltaje nominal de la línea de CA en nuestro país es de 127 Volts, se decidi6 fijar el voltaje de CD de salida de la primera etapa en 220 Volts. Con este voltaje de salida del emulador de resistencia pueden lograrse FP's razonablemente buenos y además se tienen dos grandes ventajas. Por un lado, se mejora la eficiencia del emulador y por otro lado, el costo de implementación del convertidor de la segunda etapa se reduce considerablemente (en comparación con el caso anterior). Además, teniendo en cuenta que se trata de una fuente para PC, el costo de implementación es un 36

Capítulo 4 parametro bastante importante: Sin embargo, con un voltaje de salida de 220 Volts de CD. y una entrada de 127 Volts de CA, se tiene el inconveniente de que la ganancia (VoNinl del emulador es bastante baja, y esto implica en algunos casos la obtención de FP's no tan próximos a la unidad como ocurriría con voitajes de salida por encima de 300 Volts. Tal es el caso, por ejemplo, de un emulador de resistencia implementado con un convertidor BOOST y con un control por corriente pico. En conclusión, un emulador de resistencia con voltaje de salida de 340 Volts de CD es capaz de lograr FP's muy próximos a la unidad, pero tiene una eficiencia menor que en el caso de tener un voltaje de salida más pequeño y además, al ser conectado en cascada con Otro convertidor, los costos de implementación de dicho convertidor son bastante más elevados que los que se tendrían en el caso de tener una salida del emulador de 220 volts de CD. En e l caso de tener un emulador de resistencia con voltaje de salida de 220 volts de CD, teoricamente se tendría una mejor eficiencia que en el caso anterior, pero el FP podría ser menor (dependiendo de la topología utilizada para implementar el emulador de resistencia), por lo tanto. sería conveniente evaluar en cual de estos dos casos se está logrando conseguir el mayor ahorro de energía eléctrica. Este razonamiento, fue el motivo principal por el cual se decidió realizar dos prototipos de la fuente en cuestión, así como la realización de un estudio costo-beneficio de la misma y un análisis comparativo entre FP y eficiencia global de la fuente. En la siguiente sección se presenta la selección y justificación de las topologías empleadas para cada prototipo.

4.4 SELECCION Y JUST~IFICACIONDE LAS TOPOLOGIAS EMPLEADAS Para la selección de las topologías óptimas que podrían ser utilizadas en cada una de las dos etapas de la fuente se realizó un estudio de los esfuerzos eléctricos a los que son sometidos los dispositivos semiconductores en cada una de las diferentes topologías, asícomo las ventajas y desventajas que cada una de éstas ofrece. A continuación se presentan los resultados de este análisis. En un diseño en dos etapas. la primera etapa es la encargada de incorporar la correccíon del FP. y además. debe entregar un bus de salida de CD de alto voltaje. Para la implernentación de esta etapa. generalmente se utilizan topologías CD/CD sin aislamiento galvánico, debido a que el aislamiento galvánico de la fuente es incorporado en la segunda etapa. Por lo tanto. en este análisis de topologías C D K D para la primera etapa, sólo fuerón consideradas las topologías CD/CD sin aislamiento galvánico que fueran áptas para trabajar como un emulador de resistencia. Las topologías CD/CD sin aislamiento galvánico que fueron analizadas, son:

ai bi c) d)

Elevadora (Boost). Reductora-Elevadora (Buck-Boost). SEPIC. CUK.

En la sección 3.3 se presentaron las principales ventajas y desventajas de cada una de estas topologías.

37

CaDltulo 4

Fig .4-3 a)Topología Elevadora. b)Topología Reductora-Elevadora. En lo relacionado a los esfuerzos eléctricos de los dispositivos semiconductores de la topologia elevadora (figura 4-3a), en modo de conducción continuo: 1 I:

El voltaje máximo en el transistor de potencia es igual al voltaje de salida (ecuación 4-

,v

=

v,

(4-11

mientras que, la corriente promediada a través del transistor es:

i, = @enUd-

M

(4-2)

donde M = V o N e . Sustituyendo el valor pico de la corriente de entrada en la ecuación 4-2 se obtiene la corriente máxima promediada a través del transistor:

i,

IP -

=

4

Por otro lado, el voltaje máximo en el diodo es:

,,v

=

v,

(4-31

(4-4)

y la corriente promediada a través del diodo es:

(4-5) sustituyendo el valor pico de la corriente de entrada, se obtiene la corriente máxima promediada a través del diodo: (4-6) Cabe mencionar que la topología elevadora trabajando en modo discontinuo, solo es capaz de lograr formas de onda de corriente de entrada senoidales cuando la ganancia VolVin de dicha topología es bastante grande I1 51, por lo cual sólo se ha realizado el análisis de la misma en modo de conducción continuo. 38

Capltulo 4 Por otro lado, la topología reductora-elevadora presenta las siguientes características, en lo que se refiere a los esfuerzos eléctricos de sus dispositivos semiconductores en modo de conducción continuo: El voltaje máximo que 'debe soportar el transistor de potencia es igual a la suma de los voitajes de entrada y salida del convertidor (ecuación 4-7). (4-7) ,v = ve + v, =

,v

y la corriente de entrada promediada a través del mismo transistor es igual a la corriente de

entrada, es decir:

-

i, = I$enut

(4-8)

de esta ecuación se deduce que la corriente máxima promediada a través del transistor es: (4-9) i, = I,

-

por otro lado, el diodo que forma parte de esta topologia debe soportar el mismo voltaje máximo que el transistor de potencia de la misma (ecuación 4-7). mientras que la corriente promediada a través de este diodo es igual a:

-= i,

Ipn20t

T

(4-1O)

A partir de las ecuaciones anteriores se pueden obtener las potencias totales absorvidas por el diodo y el transistor de potencia en función de la relación de transformación "M", tanto para la topoloda elevadora como para la topología reductora-elevadora i161,con lo cual se pueden obtener las gráficas correspondientes de cada topología y así poder demostrar categóricamente cual de estas topologías ofrece los menores esfuerzos eléctricos en sus dispositivos semiconductores.

Para la topología elevadora. a partir de las ecuaciones 4-1 y 4-3 se obtiene la potencia máxima absorbida por el transistor: (4-11) del mismo modo, de las ecuaciones 4-4 y 4-6 se obtiene la potencia máxima absorbida por el diodo de la misma topología: (4-12) Para la topología reductora-elevadora, puede obtenerse la potencia máxima absorbida por el transistor de potencia a partir de las ecuaciones 4-7 y 4-9, quedando de la siguiente forma: (4-13) del mismo modo, a partir de las ecuaciones 4-7 y 4-10 se obtiene la potencia máxima absorbida Dor el diodo:

39

Capítulo 4

(4-14) Las gráficas de las potencias absorbidas por los transistores de potencia, tanto de una topología elevadora (ecuación 4-11 ) como de una topología reductora-elevadora (ecuación 413)se muestran en la figura 4-4a; mientras que las gráficas de las potencias absorbidas por los diodos de dichas topologías (ecuaciones 4-12 y 4-14 respectivamente) se muestran en la figura 4-4b. En estas figuras puede observarse claramente que las potencias absorbidas por los dispositivos semiconductores de una topología elevadora son menores qua en el caso de una topología reductora-elevadora.

(al

(bl

... ......,

REDUCTORA .E L EVADORA

M

M

.

Fig. 4-4 Potencias absorbidas por a)los transistores y b)los diodos, de las configuraciones básicas para diferentes valores de la relación de transformación "M". Es importante recordar que las gráficas mostrad- en la figura 4-4 son válidas unicamente en modo de conducción continuo, y que en modo de conducción discontinuo los esfuerzos eléctricos a que se ven sometidos los dispositivos semiconductores de todas las topologías son mayores con respecto al modo de conducción continuo.

Los esfuerzos eléctricos en los dispositivos semiconductores de las topologías SEPIC (figura 4-5a) y CUK (figÜra 4-5b). son semejantes a los presentados por la topología reductoraelevadora en modo de conducción continuo 1161. Como se mencionó anteriormente (sección 3.4).las topologías reductora-elevadora, SEPIC y CUK, presentan la característica de comportarse como correctores naturales del FP, siempre y cuando se les diseñe para operar en modo de conducción discontinuo con un control como seguidor de tensión con un sólo lazo de voltaje I1 61. Esta característica ofrece la ventaja de lograr la corrección del FP con un esquema de control bastante simple (no existe lazo de corriente), pero, tiene la gran desventaja de obligar a sobredimensionar considerablemente los dispositivos semiconductores debido a los elevados esfuerzos eléctricos que presentan estas tres topologías. y además, en los casos de las topologias SEPlC y CUK se tienen las desventajas inherentes a la implementación de las mismas como son: mayor complejidad y mayor costo, en comparación con la topología reductora-elevadora.

40

Capltulo 4

(a)

(b)

Fig.4-5 a)Topología SEPIC. b)Topología CUK. Teniendo en cuenta lo anterior,' y habiendo analizado las ventajas y desventajas que ofrece una topología elevadora en modo de conducción continuo, se ha optado por desarrollar la primera etapa de este proyecto con una topología elevadora y un control con multiplicador con la técnica de control por corriente pico. La selecci6n de la topología elevadora se debió principalmente a la simplicidad de implementación que ofrece esta topología y a los bajos esfuerzos eléctricos a que se ven sometidos los dispositivos semiconductores de la misma, con lo cual se minimiza el sobredimensionamiento de componentes y en consecuencia se logra el menor costo de implementación para esta etapa. En lo referente a la selección de la técnica de control, ésta se debi6 principalmente a que el control por corriente pico es la técnica que ofrece la mayor simplicidad y el menor costo de las técnicas de control con multiplicador que trabajan a frecuencia fija.

El convertidor C D k D de la segunda etapa, deberá ser capaz de suministrar los voitajes de salida especificados anteriormente, teniendo como voltaje de entrada el voltaje de salida de CD de la primera etapa. En la sección 4.3 se justificó el diseño de dos'prototipos de fuentes de alimentación conmutadas de 150 Watts con corrección del FP. Para el primer prototipo se decidió fijar el voltaje de salida de la etapa de corrección del FP en 220 Volts de CD. para poder reducir las pérdidas tanto de conmutación como en snubbers de la segunda etapa. Para el caso particular de este prototipo, se analizarón las dos topologías C D K D con aislamiento galvánico más apropiadas para aplicaciones menores a 300 Watts. es decir las topologías Flyback y Forward, cada una de éstas en sus versiones con uno y dos transistores (141. La topología Flyback de salidas múltiples con un s610 transistor (figura 4-6a) ofrece las siguientes ventajas: el Único transistor presente en esta topología está referido a tierra, s610 se requieren un diodo y un capacitor de filtrado por cada salida y además, al ser el transformador el Único elemento reactivo presente en esta topología, la interacción de los flujos magnéticos de los devanados secundarios avuda a lograr cierto nivel de regulaci6n de los voitajes de salida no controlados. El voltaje máximo que debe soportar el transistor de potencia en esta topología es: 41

Capítulo 4

(4-1 5) y la corriente máxima a través del transistor. en función de la potencia de salida (Pout) y de la eficiencia (n), es la siguiente:

(4-1 6)

En una topología Flyback de salidas múltiples con dos transistores (figura 4-6bl se tiene la ventaja de que el voltaje máximo que debe soportar cada transistor es la mitad que en el caso anterior, pero se tiene el inconveniente de que uno de estos transistores no está referido a tierra, lo cual significa que es necesario implementar un circuito de mando con aislamiento para dicho transistor, y además, son necesarios dos diodos adicionales O1 y D 2 para la implementación de esta topología (ver figura 4-6b). En lo relacionado a la corriente máxima a través de cada uno de los transistores de esta topología, esta corriente sigue siendo la misma que en el caso anterior (ecuación 4-1 6) ya que ambos transistores están conectados en serie con el primario del transformador y se encienden y se apagan simultaneamente. Por último, las características que ofrece esta topología, en lo relacionado con la regulación de los voltajes de salida, son idénticas a las que ofrece una topología Flyback con un transistor. En la figura 4-7a se muestra una topología Forward multisalida con un solo transistor; en dicha figura puede observarse que el transformador de esta topología utiliza un devanado auxiliar, el cual es necesario para desmagnetizar el núcleo del transformador a través del diodo D1. y de este modo evitar la saturación del mismo. Además, en la misma figura puede observarse que para cada salida se requieren un.a bobina, dos diodos y un capacitor de filtrado, lo cual implica una mayor complejidad en la implementación de esta topología y un mayor costo.Por otro lado. el voltaje máximo que debe soportar el transistor de una topología Forward con un sólo transistor es el siguiente: ,,V = 2Vin (4-1 7) y la corriente máxima a través del transistor, es la siguiente: (4-18) donde:

n = relación de vueltas del primario al secundario IL= corriente a través del inductor de salida, A T = periodo de conmutación L = inductancia de salida, p H

En una topologia Forward de salidas múltiples con dos transistores (figura 4-7b) el voltaje máximo que debe soportar cada transistor es igual a Vin, pero se tiene el inconveniente de que uno de estos transistores no está referido a tierra, lo cual significa que es necesario implementar un circuito' de mando con aislamiento para dicho transistor, y además, son necesarios dos diodos adicionales D1 y D2 para la implementación de esta topología. La corriente máxima a través de cada uno de los transistores de esta topología, es la misma que en el caso anterior (ecuación 4-18), Si bien es cierto que una topología con dos transistores reduce los esfuerzos eléctricos de los dispositivos semiconductores, también es cierto que la complejidad y el costo de implementación de la misma se incrementan. 42

I

t

r

Capítulo 4

L Fig.4-6 Topología Flyback multisalida, a)con un transistor. b)con dos transistores.

(a1

(b)

Fig.4-7 Topología Forward multisalida, a)con un transistor. b)con dos transistores. Teniendo en cuenta lo anterior, y debido a que el voltaje de entrada para este caso particular es de 220 Volts, se decidi6 utilizar una topología flyback con un solo transistor principalmente por la simplicidad y menor costo de implementación de esta topología, y porque al tener dicho voltaje de entrada se hace posible implementar esta topología con MOSFET's de 500 Volts (VD$),los cuales tienen practicamente el mismo costo que los 43

Capltulo 4

MOSFET's de menor voltaje. Cabe mencionar que tratándose de MOSFET's de potencia de 500 o menos VoIts,.las variaciones de precio están en función, principalmente, de le corriente que sean capaces de manejar,, mientras que las variaciones de voltaje son poco significativas en cuanto al costo. Para el caso del segundo prototipo, en el cual se contempló un voltaje de entrada para la segunda etapa de 340 Volts de CD, se decidi6 utilizar la misma topología que se seleccionó para el primero; porque, siendo el interés principal de este trabajo realizar un .análisis comparativo entre eficiencia, FP y costo de implementación, se consider6 que para poder realizar una comparación más real, era necesario que en ambos casos se emplearán las mismas topologías.

:

fl [I;

En la figura 4-8 se muestra el esquema general que tienen los dos prototipos que se desarrollarón en esta tesis.

m T

Emulador de resistencia

LINEA CA

Convertidor PWM

+i% Q 5.5A

&I TT

-1%

B 0.5A

,..........

.....................

,,

PWM

... :

..j

:ONTROL CFP y FIyback

...................................

AISLAMIENTO GALVANCO

FLYBACK Multi-salida

Fig.4-8 Diagrama general del prototipo de l a fuente conmutada con corrección del FP A continuación se presentan los aspectos críticos del diseño de los prototipos desarrollados.

44

Capltulo 4

4.5 ASPECTOS CRITICOS 'DEL DISENO En esta sección se presentan los aspectos críticos del diseño de una fuente de alimentación conmutada de 150 Watts con corrección del FP para computadora personal. Las especificaciones de dicha fuente están incluidas en la sección 4.2, mientras que la configuración y las topologías empleadas en la misma se muestran en la figura 4-8. Como puede observarse en la figura 4-8, la fuente esta constituida por dos etapas, siendo la primera de éstas un preregulador que incorpora la CFP. Este preregulador (emulador de resistencia) esta implementado con una topología PWM elevadora y un control por corriente pico (ver sección 4.4) En la sección 4.3 se justificó el diseño de dos prototipos de fuentes con las mismas características de entrada y salida especificadas en la sección 4.2, pero cada uno de estos prototipos tiene un nivel diferente de voltaje de salida del emulador de resistencia.

Para el primer prototipo, el voltaje de salida del emulador de resistencia es de 220 V de CD y la potencia máxima de salida de dicho emulador es de 183 Watts (obtenida a partir de la evaluación de las pérdidas de la segunda etapa). Debido a que la Única diferencia entre las primeras etapas de los dos prototipos es el voltaje de salida de las mismas, a continuación se describen los aspectos críticos del diseño de la primera etapa del primer prototipo. En la figura 4-9 se muestra el diagrama a bloques del emulador de resistencia implementado con topología elevadora y con control por corriente pico.

I vr.1

Fig.4-9 Emulador de resistencia Con topología elevadora y control por corriente pico. El componente central de la etapa de potencia del emulador de resistencia es el inductor de entrada de.,la topología elevadora. El valor de este inductor controla varios aspectos críticos de la operación del emulador. Si el valor del'inductor es bajo. la distorsión de la corriente de entrada será alta y con esto se tendrá un bajo factor de potencia y un incremento del ruido en la entrada, lo cual obligará a incrementar el filtrado de entrada. Por otro lado, si el valor del inductor es grande, las dimensiones del núcleo del inductor serhn grandes también. De lo anterior, se deduce que lo mejor es alcanzar un equilibrio entre el valor del inductor y el tamaño del núcleo.

45

Capltulo 4 Para el convertidor elevador en estado estable:

(4-19)

+

donde .Do,,es el ciclo de trabajo IT,/(T,. To,Jl. El inductor de entrada del convertidor elevador, se encontrará descargado cuando se cumpla la siguiente condición: V i n í t)

<

V,,,

* (l-Don)

(4- 20)

expresando la ecuación 4-20 en otros términos, se tiene:

v,, Vw,:

=

[I - Do,,(max) 1 *V,,,

(4- 21)

Voltaje de entrada hasta el cual el inductor está descargado. Voltaje de salida de CD.

Mientras el voltaje rectificado de entrada es menor que V ,., la energía que el inductor almacena durante el tiempo en el cual el MOSFET se'encuentra encendido, es menor que la energía que transfiere durante el tiempo de apagado, lo cual implica que el inductor se descarga completamente. Se ha fijado un ciclo de trabajo máximo de 95%. de modo tal que exista un periodo de tiempo durante el cual el inductor se descargue totalmente, transfiriendo su energía a los capacitores de salida, para evitar la saturación del núcleo.

Para una potencia de salida dada, el valor instantáneo de la corriente de entrada es una función de la forma de onda de voltaje senoidal de entrada, es decir, que la corriente variará desde cero volts hasta un valor pico, tal como lo hace el voltaje de entrada. Por otro lado, la carga del emulador de resistencia es una fuente conmutada, la cual es esencialmente una carga de potencia constante, es decir, que un incremento en el voltaje de entrada implicará un decremento en la corriente de entrada. forma:

En base a lo antes mencionado, el inductor de entrada se ha diseñado de la siguiente

Se han establecido previamente los siguientes parámetros de operación del prerregulador: = 140 Volts P,,.ímin) = P,,,imin)/eficiencia = 25 W / 0.8 = 31.25 Watts

VJmax)

forma:

Con estos valores, se encuentra la corriente de operación minima, de la siguiente

iinímin)pico--

46

2 * P i n (min)

V i n (max)

(4- 22)

Capltulo 4 A partir de este valor, se establece la corriente mínima a la cual el inductor quedará completamente descargado. En este caso, se eligió un valor igual al 2 5 % de lin(rnin)oko.

El valor de la inductancia se obtiene, tomando en cuenta las condiciones críticas de operación anteriormente calculadas, utilizando la ecuación 4-23.

L =

VImR,*Don'(max) I r n R Y * f,,,

(4- 23)

Con este procedimiento de diseño, se obtuvo un valor de 1.25mH para el inductor del emulador de resistencia del primer prototipo. Para el caso particular del segundo prototipo, el cual tiene un voltaje de salida de 340 Volts de CD, el procedimiento de diserio de la primera etapa es idéntico al que se utilizó para el primer prototipo y además, debido a que las especificaciones tanto de voltaje como de potencia de entrada son las mismas para ambos prototipos, entonces ILORI sigue siendo la misma que se obtuvo para el primer prototipo. Sustituyendo el nuevo valor de ,V ,, en la ecuaci6n 4-23, se obtiene el valor del inductor para el segundo prototipo: L = 1.93 mH. forma:

El cálculo de los capacitores de filtrado de salida C, y C, se realizo de la siguiente

El capacitor C,, el cual es calculado para filtrar a la frecuencia de conmutación, se obtuvo utilizando la siguiente ecuación I1 71:

c,

=

6IO

8 f 6Vo

(4- 24)

para la cual se hicieron las siguientes consideraciones:

610 = 0.25 lCaoi(rizo del 25% de dVo = 10% del voltaje de salida de CD. f = frecuencia de conmutación (100 KHz), El capacitor C,, el cual es calculado para filtrar a la frecuencia de la red de distribución de CA, se obtuvo por medio de la siguiente ecuación I1 61:

c, =

4 a

P0"C

v, f sv,

(4- 25)

para la cual se hicieron las siguientes consideraciones: 6Vo = 1 % del voltaje de salida de CD (para hacer prácticamente despreciable el segundo armónico de la corriente de entrada de la línea de CA al emulador de resistencia). f = frecuencia de la red de distribución de CA (60Hz).

En lo referente al control del emulador de resistencia, los circuitos controladores de 47

Capltulo 4 corrección del FP y PWM (para la segunda etapa) com'parten el mismo oscilador, por lo cual la sincronización de las dos etapas es inherente. Las salidas de estos controladores son capaces de manejar corrientes de hasta 1 A, y tienen un alto "Clew Rate", con lo cual facilitan la reducción de los tiempos de carga y descarga de las compuertas de los MOCFET's de las etapas de potencia. Como se mencionó anteriormente la sección de control para la corrección del FP es por censado de corriente pico. En esta sección de control se utilizó un transformador de sensado de corriente para lograr un sensado no disipativo de la corriente a través del MOCFET. logrando así una mejor eficiencia del sistema, en comparación con el método de control por sensado de corriente promedio. Una consideración importante a tener en cuenta en lo relacionado con la regulación del voltaje de salida del emulador de resistencia, es el ancho de banda del filtro pasobajo del lazo de retroalimentación de voltaje, debido a que este es el encargado de reducir el rizo de 120 Hz que esta presente en la salida del emulador. Dicho en otras palabras, el ancho de banda de este lazo es el encargado de reducir el tercer armónico de la corriente de entrada al emulador. Teniendo en cuenta lo anterior, para el diserio de los dos prototipos en cuestión se decidió establecer un ancho de banda de 2 Hz.

En lo referente al diseño de la segunda etapa de los dos prototipos, puede decirse que el elemento principal del convertidor flyback multisalida c o n ~ u nsolo transistor, para ambos casos, es el transformador, debido a que es el encargado de incorporar el aislamiento galvánico requerido y además proporciona los voitajes de salida deseados. Por lo tanto, a continuación se describen los aspectos críticos del diseño de dicho transformador. En la figura 4-10 se muestra el diagrama a bloques del convertidor flyback multisalida que se implementó en ambos prototipos. En dicha figura puede observarse que sólo una de las salidas í + 5V en ambos casos) es regulada a través de un lazo de retroalimentación de voltaje, mientras que las otras salidas cuentan con reguladores lineales para poder mantener fijos los voltajes de salida deseados.

Vin ....... , .

CFP Y F h b d

...................

Fig.4-10 Convertidor flyback multisalida con un solo transistor. Para poder utilizar un núcleo de menor tamaño, se decidió realizar el diseño del

Capltulo 4 transformador en modo de conducción discontinuo I1 81. Se decidió utilizar un ciclo de trabajo máximo de 0.45, en ambos prototipos (para el convertidor flyback únicamente), para evitar la saturaci6n del núcleo del transformador 1181. Por otro lado, la corriente máxima pico a través del devanado primario del transformador, es la misma que circula a traves del transistor de potencia de este convertidor, por lo tanto puede ser calculada utilizando la ecuación 4-16. Teniendo en cuenta lo anterior, la inductancia del devanado primario del transformador puede obtenerse de la siguiente forma 1181: (4- 26)

donde:

Vin(min) = Voltaje de entrada mínimo. Dmax= ciclo de trabajo máximo. lpo= corriente máxima pico del primario del transformador. f = frecuencia de conmutaci6n (100KHz).

Por último, cabe mencionar que para el diseño del convertidor flyback, se consider6 la necesidad de implementar protecciones contra sobrecorriente y cortocircuito, debido a que la topología elevadora de la primera etapa no acepta este tipo de protecciones. En la siguiente sección se presenta el análisis en pequeña seiial de los prototipos desarrollados.

4.6 ANALISIS EN PEQUEÑA SEÑAL. En esta sección se presenta el análisis en pequeña señal del emulador de resistencia implementado con topología elevadora , con control por corriente pico y con un convertidor CD/CD conmutado como carga.

En la figura 4-1 1 se muestra un emulador de resistencia implementado con topología elevadora y con referencia de corriente de línea. La carga representada en dicha figura como un bloque, corresponde a un convertidor flyback multisalida (convertidor CD/CD conmutado).

w Fig.4-I1 Emulador de resistencia implementado con topología elevadora. El análisis de pequeña señal ha sido desarrollado en base al promedio de medio ciclo 49

Capltulo 4 del voltaje senoidal de entrada, asumiendo que la corriente de entrada es controlada y escalada de manera adecuada para seguir al voltaje de entrada. Para este análisis se utilizaron técnicas similares a las desarrolladas en [201, el cual derivó modelos equivalentes para convertidores COlCO conmutados con control PWM.

En la figura 4-1 2 se muestran las formas de onda del emulador de resistencia. El voltaje de entrada es senoidal, y los lazos de corriente forzan a la corriente de entrada a ser senoidal también.

C o r r i e n t e de e n t r a d a

v o l t a ~ ed e e n t r a d a

o

-C o r r i e n t e d e sallda

Voltaic d e í r l i d s

Fig.4-12 Formas de onda del emulador de resistenciade l a figura 4-1 1. Se asumió que el voltaje de salida es constante sobre un ciclo de conmutación, y la corriente de salida es troceada en alta frecuencia con una envolvente senoidal igual a la de la corriente de entrada. En relación a las formas de onda de la figura 4-1 2, la ecuaci6n que define el balance de potencias para un ciclo de operación es:

vi i i

=

v, io

(4- 27)

donde, v, e i, son valores rms, v, es el voltaje de salida de CD. e ioes el promedio de la corriente de salida sobre un ciclo de la frecuencia de linea. Para el emulador de resistencia mostrado en la figura 4-1 1 , la corriente que circula a través del MOSFET es igual a la corriente de entrada de dicho emulador durante el tiempo en el cual el MOSFET permanece encendido. Cuando la corriente de entrada íi,) iguale al producto de la corriente de control íi,) por una muestra de corriente senoidal obtenida a partir del voltaje de entrada íi. = v, / k ) , el MOSFET se apagará. La ecuaci6n de control de la corriente de entrada es la siguiente: (4- 29)

sustituyendo la ecuación 4-28 en la 4-27, se obtiene: 50

Capltulo 4

i i -- i s i c = _vi i,

(4-28)

definiendo r, = VJlo , puede deducirse. a partir de la ecuación 4-29, la ganancia del emulador (Mi en estado estable, quedando de la siguiente forma: (4-30)

Perturbando la ecuaci6n 4-29 y eliminando los términos formados por productos de componentes de pequeña señal, y eliminando además los términos que solo contienen componentes de CD, se obtiene:

(4-31) simplificando la ecuación 4-31, se obtiene:

(4-32) Perturbando la ecuación 4-28 del mismo modo que se realizó con la ecuación 4-29, se obtiene: (4- 33)

Las ecuaciones de pequeña señal 4-32 y 4-33 pueden ser modeladas como se muestra en la figura 4-13. En dicha figura: ri = rJM2 , r, = VJlo , hi = Vilk , h, = VJkM , g, = 2Mir. ..........................................

..................................

.................. ........... ,...............,.............,. ~

vo

Vi

Fig.4-13 Modelo de pequeña señal del emulador de resistencia con topología elevadora.

51

Caphilo 4 De esta misma figura, puede obtenerse por inspección la función de transferencia entradasalida del emulador, quedando de la siguiente forme: (4- 34)

del mismo modo, puede obtenerse la función de transferencia control-salida: (4- 35)

Un convertidor conmutado tiene una impedancia de entrada en pequeña señal, en baja frecuencia, dada por 1211: (4- 36)

donde V. e lo son el voltaje de entrada y la corriente de entrada, del convertidor, respectivamente, los cuales son suministrados por la salida del emulador de resistencia. A partir de la ecuación 4-35 puede obtenerse la función de transferencia control-salida del emulador de resistencia conectado al convertidor conmutado de la segunda etapa: (4- 37)

En la ecuación 4-37, la resistencia de pequeña señal es de signo opuesto a la resistencia de entrada del convertidor CD/CD de la segunda etapa, por lo cual, la combinaci6n en paralelo de ambas es un circuito abierto. De esta forma se deduce que el sistema tiene su polo dominante en cero y se comporta como un integrador. Teniendo en cuenta lo anterior, a partir de la ecuaci6n 4-34 puede obtenerse la función de transferencia entrada-salida, quedando de la siguiente forma: (4- 38)

donde g, = 2M / r, = 21, / V, , siendo lola corriente de salida iCDi del emulador de resistencia, y v, es el voltaje de entrada (rmsi del mismo. Para poder regular el voltaje de salida, sobre todo el rango de variaciones del voltaje de entrada y de la carga, es necesario compensar el lazo de retroalimentación de voltaje. Un arreglo integral y de adelanto ofrece las características óptimas pera realizar dicha compensación I191. Los dos parametros que deben seleccionarse para poder diseñar la red de compensación son: la posición del cero y la ganancia en alta frecuencia. Debido a que la carga conectada al emulador es un convertidor CDlCD conmutado, el cero debe ser colocado en la mínima frecuencia de cruce (frecuencia a la cual la ganancia se hace O dB) de la ganancia del lazo para lograr un margen de fase de 45" i191. La función de transferencia control-salida, para este caso, es: 52

Capítulo 4

(4-39) esta función de transferencia cambia en función directa de las variaciones de línea, por lo cual, tiene su valor máximo cuando se presenta el mayor voltaje de línea, pero no está en función de las variaciones de carga. La asíntota de la ganancia del lazo en alta frecuencia puede seleccionarse de la siguiente forma:

(4-40) la mínima frecuencia de cruce, la cual ocurre cuando se presenta el menor voltaje de línea y garantiza un margen de fase de 45". está dada por: (4-41) En la figura 4-14 se muestra la gráfica de magnitud de la función de transferencia control-salida de la fuente formada por un emulador de resistencia con salida de 220 volts de CD, implementado con topología elevadora y control por corriente pico, con un convertidor CD/CD conmutado como carga. En esta gráfica puede observarse la existencia de un polo en el origen, la ganancia del lazo y la frecuencia de cruce, la cual garantiza un margen de fase de 45". Para el caso del emulador de resistencia con salida de 340 volts de CD, la gráfica de la función de transferencia control-salida sería prácticamente la misma que se muestra en la figura 4-1 4, únicamente cambiarían los valores de la ganancia del lazo y la posición del cero, de acuerdo con las fórmulas 4-40 y 4-41 respectivamente. 80

Gananda (081

.............................................................................................................

................................................

- 40

.o1

.I

I

IO

Frecuencia (Hz]

100

1000

Fig.4-14 Gráfica de magnitud del lazo de voltaje de la fuente. En la siguiente sección se presentan los resultados experimentales obtenidos en este trabajo de tesis.

53

Capltulo 4

4.7 RESULTADOS. Una fuente conmutada de' 150 Watts para computadora. personal que incorpore la corrección del FP ha sido desarrollada. El circuito ha sido diseñado en dos etapas, siendo la primera etapa un emulador de resistencia con salida de 220 volts de CD, implementado con topología elevadora y control por corriente pico. La segunda etapa es un convertidor flyback multi-salida con un solo transistor. Ambas etapas fueron implementadas en circuito impreso, en una misma tarjeta. 'El diagrama general del circuito es mostrado en la figura 4-1 5. Emulador de resistercia

PWM

,.

.. ,

j ,i: ....

Convertidor PWM

.:

iF

i.

CFP Y Wback

,

......................

~

*BU*IEYTO ULVum

FLYEACK Multi-sallda

Fig.4-15 Diagrama general del prototipo de la fuente desarrollada. En la figura 4-16 se muestra una fotografía del prototipo de la fuente desarrollada.

i.

Fig.4-16 Prototipo de la fuente para PC que incorpora la corrección del FP. 54

Capltulo 4 Para poder establecer una comparación entre los resultados obtenidos an los prototipos desarrollados y los resultados que ofrecen las computadoras personales actuales. se obtuvieron las formas de onda de corriente y voltaje de una PC Printaform/AT. En la figura 417 se muestran las formas de onda de voltaje (50 V/Div) y corriente de entrada ( 1 A/Div) de dicha PC, con voltaje nominal de línea (127 VI. El FP medido fue del 64%.

5.C'i' m S r r l i v '

Fig.4-17

Formas de onda de voltaje (50 VIDiv) y corriente de entrada (1 A/Divl de una computadora personal Printaform/AT.

En la figura 4-1 8 se muestra el contenido armónico de la corriente de entrada de la misma PC mencionada anteriormente. La THD medida fue del 100%.

Fig.4-18 Contenido armónico de la corriente de entrada de una PC actual.

En la figura 4-19 se muestran las formas de onda de voltaje (50VíDiv) y corriente de entrada ( 1 AíDiv) da este prototipo, a carga máxima (1 50 Watts) y voltaje nominal de línea (127 VI. El FP medido bajo estas condiciones fue de 97.6%. 55

Capltulo 4

Formas de onda de voltaje (50 VIDiv) y corriente de entrada (1 A/Div) del prototipo de la figura 4-15, a carga máxima y voltaje nominal de linea.

Fig.4-19

En la figura 4-20 se muestra el contenido armónico de la corriente de entrada del prototipo de la figura 4-1 5, a carga máxima (150 Watts) y voltaje nominal de línea (1 27 V). La Distorsión Armónica Total (THD) medida bajo estas condiciones fue del 10.8%.

60

Fig.4-20

1so

420

540

bbO

780

Contenido armónico de la corriente de entrada del prototipo de la figura 4-15, a carga máxima y voltaje nominal de línea.

En la figura 4-21 se muestran las formas de onda de voltaje (50 VIDiv) y corriente de entrada (0.5 AIDiv) del prototipo de la figura 4-15, a carga minima (25 Watts) y voltaje nominal de línea (127 V). El FP medido bajo estas condiciones fue de 94.3%. 56

Capítulo 4

Fig.4-21

Formas de onda de voltaje (50 VIDiv) y corriente de entrada (0.5 A/Div) del prototipo de la figura 4-1 5, a carga mínima y voltaje nominal de línea.

En la figura 4-22 se muestra el contenido armónico de la corriente de entrada del prototipo de la figura 4-1 5, a carga mfnima (25 Watts) y voltaje nominal de línea (127 Vi. La Distorsión Armónica Total (THD) medida bajo estas condiciones fue del 19.3%. 0.5 R

Fig.4-22

Contenido armónico de la corriente de entrada del prototipo de la figura 4-1 5, a carga mínima y voltaje nominal de línea.

En la figura 4-23 se muestra la forma de onda del voltaje Drenaje-Fuente del MOSFET del convertidor flyback multi-salida del prototipo de la figura 4-1 5, a carga máxima y con voltaje de entrada regulado de 220 volts de CD.

57

Capítulo 4

-25

Fig.4-23

O!iÚO

ii.00000

us

25.0000 U8

6

5 . 0 0 us/dtv

Voltaje Drenaje-Fuente (1O0 VIDiv) del MOSFET del convertidor flyback del prototipo de la figura 4-1 5, a carga máxima.

En la figura 4-24 se muestra una gráfica de eficiencia de la fuente que se ha desarrollado, a carga máxima y con diferentes voltajes de entrada de CA. EFICIENCIA DE L A FUENTE

(%I

....................

........................

......................................................... '?I4

116

118

I20

I22

124

126

120

,130

132

VOLTAJE DE LINEA (VCA)

1 1 4 ' 116

138

140

Fig.4-24 Grática de eficiencia vs. Voltaje de línea de CA de la fuente desarrollada. Un segundo prototipo de una fuente de alimentación con las mismas características de entrada y salida fue diseñado. En la figura 4-25 se muestra el diagrama general de dicho prototipo. En dicha figura puede observarse que este segundo prototipo utiliza las mismas topologras que e l primero, pero su emulador de resistencia ha sido diseiiado para proporcionar un voltaje de salida de CD de 340 volts. El emulador de resistencia de este segundo prototipo, fue implementado para poder validar un análisis comparativo entre el FP y la THD contra la eficiencia global de la fuente desarrollada, en función del voltaje de salida de dicho emulador. En el capítulo 5 se presenta un análisis completo de los resultados de eficiencia, FP y THD obtenidos con este emulador. para distintos voltajes de salida del mismo. 58

Capftulo 4 Emulador de resistencia

Convertidw PWM

UN

. < <

PWM .

1

,....

..

. .

,,

.. ,

i

m o c

i, ......................

CFP Y @back

I UnmiEMlO

wwm.

FLYBACK Multl-salida

Fig.4-25 Segundo prototipo de la fuente de 150 W para PC con correccidn del FP.

Fig.4-26 Emulador de resistencia del segundo prototipo disehado. A continuación se presentan los resultados de FP y THD de este emulador, medidos a voltaje nominal de línea (127 volts), cuando éste opera con un voltaje de salida de CD de 340 volts.

En la figura 4-27 se muestran las formas de onda de voltaje (50 VIDiv) y corriente de entrada (2 AIDivl de este prototipo, a carga máxima (190 Watts, asumiendo que el convertidor de la segunda etapa tuviera una eficiencia de 0.8) y voltaje nominal de línea (1 27 Vi. El FP medido bajo estas condiciones fue de 98.8%.

59

CaDítulo 4

Fig.4-27

Formas de onda de voltaje (50 VIDiv) y corriente de entrada (2 AlDivl del prototipo de la figura 4-26, a carga máxima y voltaje nominal de línea.

En la figura 4-28 se muestra el contenido armónico de la corriente de entrada del prototipo de la figura 4-26, a carga máxima (190 Watts) y voltaje nominal de línea (127 Vi. La Distorsión Armónica Total (THD) medida bajo estas condiciones fue del 7.1 %.

Fig.4-28

Contenido armónico de la corriente de entrada del prototipo de la figura 4-26, e carga máxima y voltaje nominal de línea.

En la figura 4-29 se muestran las formas de onda de voltaje (50 VIDiv) y corriente de entrada (0.5 AIDiv) del prototipo de la figura 4-26, a carga mínima (32Watts, asumiendo que el convertidor de la segunda etapa tuviera una eficiencia de 0.8) y voltaje nominal de línea (127 Vi. El FP medido bajo estas condiciones fue de 95.2%.

60

Capítulo 4

Formas de onda de voltaje (50 VIDiv) y corriente de entrada (0.5 A/Div) del prototipo de la figura 4-26, a carga mínima y voltaje nominal de línea.

Fig.4-29

En la figura 4-30 se muestra el contenido armónico de la corriente de entrada del prototipo de la figura 4-26, a carga mínima (32 Watts) y voltaje nominal de línea ( 1 27 V). La Distorsión Armónica Total (THD) medida bajo estas condiciones fue del 14.6%. '..>

Fig.4-30

p1

Contenido armónico de la corriente de entrada del prototipo de la figura 4-26, a carga mínima y voltaje nominal de línea.

En el capítulo 5 se presenta un análisis comparativo entre FP, THD y eficiencia global de la fuente desarrollada, así como un estudio costo-beneficio de la misma.

61

Capítulo 5

ANALISIS DE COMPROMISOS DE DISEÑO PARA UNA FUENTE CON CORRECCION DEL FACTOR DE POTENCIA 5.1 INTRODUCCION.

5.2 ANALISIS COMPARATIVO FACTOR DE POTENCIA - EFICIENCIA GLOBAL.

5.3 ANALISIS COSTO

- BENEFICIO.

62

Capítulo 5

5. ANALISIS DE COMPROMISOS DE DISEA0 PARA UNA FUENTE CON CORRECCION DEL FACTOR DE POTENCIA. 5.1 INTRODUCCION este capftulo se presentan 10sresultados de un interesante estudio comparativo que evalúa el compromiso que ha de tomarse, para el diseño de una fuente de alimentación W e incorpore la corrección del FP y que tenga las mismas características de implementación W e la desarrollada en esta tesis, cuando se traten de alcanzar algunos aspectos importantes como máximo FP y mínima Distorsión Armónica Total (THD), la máxima eficiencia global, o bien el menor costo de implementación..

5.2 ANALISIS.COMPARATIVO FACTOR DE POTENCIA-EFICIENCIA GLOBAL En los últimos arios un gran número de investigadores, de varios países, han encaminado sus esfuerzos hacia la búsqueda de nuevas opciones que permitan incorporar valores prácticamente unitarios del FP en los equipos electrónicos modernos, a través de su fuente de alimentación conmutada. Como se mencionó en el capítulo 3, existen dos estrategias generales para solucionar el problema de la CFP utilizando topologías CDiCD, pero difícilmente se puede hablar de una solución óptima sin antes haber establecido una aplicación específica. Sin embargo, en general, puede hablarse de una topología que ha tenido gran aceptación entre los fabricantes de fuentes de alimentación que incorporan la CFP. Una de las opciones más empleadas por los fabricantes para satisfacer las normas correspondientes de FP y contenido armónico, es la topología elevadora 121. La técnica de control que ofrece la mayor simplicidad y el menor costo de implementación. para incorporar la corrección del FP utilizando una topología elevadora es la conocida como control por corriente pico. Sin embargo, esta técnica de control presenta el inconveniente de hacer operar el convertidor elevador en modo discontinuo en las regiones cercanas a los cruces por cero de la forma de onda de corriente de entrada. En estas regiones, el promedio de la forma de onda de corriente da como resultado formas de onda no senoidales, a menos que la ganancia del emulador sea lo suficientemente grande para minimizar este inconveniente [ I 51. En la figura 5-1 se muestra un emulador de resistencia implementado con las características antes mencionadas.

Fig.5-1 Emulador de resistencia implementado con topologla elevadora y control por corriente pico. 63

Capítulo 5

En la presente tesis se desarrollaron dos prototipos de fuentes de alimentaci6n conmutadas que incorporan la correcci6n del FP. Estos prototipos están implementados en dos etapas (ver capítulo 4). siendo la primera de estas etapas, en cada uno de los prototipos, un emulador de resistencia con las mismas características de implementación que el mostrado en la figura 5-1. Las gráficas del FP y la THD de dicho emulador (calculados para el caso particular de carga máxima y voltaje nominal de entrada de 127 volts de CA) en función de las variaciones del voltaje de CD de salida del mismo, es mostrada en la figura 5-2. I H D llil 18

FP IS1

00,

I

I

FP ........................................

......................

I6

...................................................................

I<

.................................

Bo ............

I2

........................ ..........................

...................... ......................... ..............................

90

O

,o ............................................. .................................

O!

2;@ 2;O

?;a

6

..: .......................................

260 ?;O

?;O

290 300

1;O >;O ,;O

,!O

n

V o l l ~ j ede IBltda del m u l a d o i IVCOl

Fig.5-2 FP y THD vs. Voltaje de salida del emulador de resistencia (resultados teóricos). Cabe mencionar que para la realizaci6n de la gráfica de la figura 5-2, por cada valor del voltaje de salida del emulador se redisefió el inductor de la topología elevadora, de modo tal, que el rizo de la corriente de entrada se mantuviera como el 25% de su valor pico. En la figura 5-3 se muestran los resultados obtenidos de la medición del FP y la THD en algunos puntos de muestreo, seleccionados arbitrariamente, dentro del rango de 220 a 340 volts de CD de salida del emulador de resistencia. Estas mediciones fueron realizadas con carga máxima y voltaje nominal de línea de 127 volts de CA, pero es importante aclarar que los inductores de los dos prototipos permanecieron constantes para todas las mediciones, por lo complicado que resultaba modificar estos valores para cada medición.

220 210 240 250 260 2 1 0 280 290 300 110 320 310 340

Vollale de salida del ernuladoi (VCD)

Fig.5-3 FP y THD vs. Voltaje de salida del emulador de resistencia (resultados experimentales). Comparando los resultados mostrados en la figura 5-3 con las gráficas de la figura 5-2, podemos comprobar que los resultados experimentales se aproximan a los resultados teóricos. 64

Capitulo 5 Para .poder obtener una gráfica de la eficiencia global de la fuente que se está analizando, se decidió evaluar por separado la eficiencia de cada una de las etapas que la integran. Por tal motivo, en la figura 5-4 se muestra la gráfica de la eficiencia calculada del emulador de resistencia en función del voltaje de salida de CD del mismo. Para la obtención de dicha gráfica, se hicieron las mismas consideraciones que sirvieron para calcular las gráficas de la figura 5-2. EIICIPIICIO del

Pmuladpr do leSiPlon