Diseño, medida y verificación n de un mezclador en CMOS 0.35 m para un receptor basado en el estándar IEEE a

Diseño, medida y verificación de un mezclador en CMOS 0.35 m para un receptor basado en el estándar IEEE 802.11a. Titulación: Ingeniería Electrónica

0 downloads 70 Views 6MB Size

Recommend Stories


MagicLearning: Juego para el Aprendizaje basado en un Mundo Mágico
Departamento de Ingeniería Telemática PROYECTO FIN DE CARRERA “MagicLearning: Juego para el Aprendizaje basado en un Mundo Mágico” Autor: Francisco

IMPLEMENTACION DE UN HOTSPOT BASADO EN MIKROTIK
UNIVERSIDAD TECNICA LUIS VARGAS TORRES DE ESMERALDAS EXTENSION LA CONCORDIA PROYECTO , IMPLEMENTACION DE UN HOTSPOT BASADO EN MIKROTIK Responsables:

Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:
Diseño de mapas de memoria DISEÑO DE BLOQUES DE MEMORIA La ampliación de componentes es una característica del diseño y en el caso de las memorias ti

Nuevo Compensador Activo Basado en la IEEE Std. 1459
38 IEEE LATIN AMERICA TRANSACTIONS, VOL. 4, NO. 1, MARCH 2006 Nuevo Compensador Activo Basado en la IEEE Std. 1459 S. Orts, F. J. Gimeno-Sales, A. A

Es la transferencia de información de un emisor a un receptor, siendo la información comprendida por el receptor
COMUNICACIÓN Es la transferencia de información de un emisor a un receptor, siendo la información comprendida por el receptor. PROPOSITO DE LA COMUNIC

Story Transcript

Diseño, medida y verificación de un mezclador en CMOS 0.35 m para un receptor basado en el estándar IEEE 802.11a.

Titulación: Ingeniería Electrónica

Autor: Roberto Díaz Ortega

Tutores: Francisco Javier del Pino Suárez

Fecha: Octubre 2006

Sunil Lalchand Khemchandani

Introducción

Etapa de Transmisión ADC Procesado Digital de Señal Etapa de Recepción

Procesado Digital

Índice

BLOQUE I: Estudios teóricos preliminares Estándar IEEE 802.11a

BLOQUE II: Diseño del mezclador pasivo Tipos dede receptores Proceso diseño del mezclador pasivo

BLOQUE III: Diseño del amplificador operacional Estudio de mezcladores Medida del mezclador Proceso de los diseño del amplificador

BLOQUE IV: Integración del mezclador y el amplificador Tecnología utilizada Rediseñodel delamplificador mezclador Medida

BLOQUE V: Conclusiones y presupuesto Medida y verificación del circuito Rediseño del amplificador

Medida y verificación del circuito

Estándar IEEE 802.11a Este estándar se define para redes inalámbricas en la banda de 5GHz Para reducir errores se definen diferentes tasas de transferencia pudiendo llegar a una tasa máxima de 54 Mbps

Canalización 40 mW 5.15G

800 mW

52 subportadoras de 300 KHz cada una

200 mW

5.25G

5.35G

5.725G

5.825G

20MHz

Especificaciones del estándar IEEE 802.11a La impedancia de la antena tanto en transmisión como en recepción debe ser 50 Ohmios Tipo 1 0 ºC a 40 ºC

Rango de temperatura de funcionamiento

Tipo 2 -20 ºC a 50 ºC Tipo 3 -30 ºC a 70 ºC

5.15-5.25 (GHz) -> 40mW

Potencia de transmisión

5.25-5.35 (GHz) -> 200mW 5.25-5.35 (GHz) -> 800mW

Variación máxima de frecuencia en la salida de 20 ppm Sensibilidad mínima de -82 dBm para una tasa de 6 Mbits/s Figura de ruido máxima en recepción de 14 dB

Índice BLOQUE I: Estudios teóricos preliminares Características de los sistemas de RF Estándar IEEE 802.11a Tipos de receptores Estudio de los mezcladores Tecnología utilizada

BLOQUE II: Diseño del mezclador pasivo BLOQUE III: Diseño del amplificador operacional BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Conversión directa I LNA

90º 5 GHz

Ventajas

Q Inconvenientes

No hay problemas con la frecuencia imagen

ADC un poco más costoso de implementar

Reducido número de componentes

Aparición de error de constelación

Evita problemas con el ruido Flicker

Implementación del sintetizador

Índice BLOQUE I: Estudios teóricos preliminares Estándar IEEE 802.11a Tipos de receptores Estudio de los mezcladores Tecnología utilizada

BLOQUE II: Diseño del mezclador pasivo BLOQUE III: Diseño del amplificador operacional BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Mezclador de Frecuencias El mezclador tiene como función el trasladar la señal presente en su entrada a un rango de frecuencias diferente, sin modificar las características de la señal VRF

VIF

VLO

VLO

Los mezcladores se clasifican según su rango de trabajo en:

Up-conversion Down-Conversion

Parámetros del mezclador

VRF

VIF

Ganancia de conversión Figura de ruido

VLO

Punto de intercepción de tercer orden Rango Dinámico.- Diferencia entre valores mínimos y máximos que se pueden aplicar al circuito.

Aislamiento.- Representa la cantidad de señal que se acopla en los distintos puertos del sistema.

Sistemas no lineales como mezcladores Algunos mezcladores realizan el mezclado basándose en no-linealidades que presenta el circuito.

V1(t)

Sistema Temporalmente Variante

I2(t) V2(t)

i 2 (t)  a  v1 (t)  b  [v1 (t)] 2 v1 (t )  VRF  cos( RF t )  VLO  cos( LO t )

2bVRFVLO cos( RF t )·cos( LO t )  bVRFVLO cos( LO  wRF )t  cos( LO  wRF )t 

Mezcladores basados en multiplicadores Los mezcladores basados en multiplicadores presentan un mayor rendimiento con respecto a los basados en no-linealidades. Etapa Salida Vcc

RC

RC VOut

Q1

Q2

Q3

Q4

VLO

Q5

RX

Q6

VRF

Etapa Entrada I EE

I EE

Mezclador pasivo CMOS I D1

2  Vy   Vx  1  Vx     .C OX 1 VGS   VT 1 .      2    2  2  2  

I D2

2  Vy   Vx  1  Vx    C OX 2 VGSR  VT 2 .        2    2  2  2  

R

M1

+

M3

+

Vx

M2

M1

-

Vout +

+

M4

+

M3 R

Vx +

Vy

-

M2

I D3

2  Vy   Vx  1  Vx     .C OX 3 VGS   VT 3 .      2   2  2  2   

+

I D4

-

2  Vy   Vx  1  Vx     .C OX 4 VGS   VT 4 .    ou  t   2   2  2  2    +

V

+

M4

Tensión de salida

Vout  Vo   Vo    R.I D1  I D 2  I D 3  I D 4 

Corriente en los MOSFETs + V2y     V I D   .C OX .VGS  VT .V DS   DS    2 

V Vout  R..C OX . x  2

Vy Vy  RV y  V y  VT 2   VT 3   VT 4  .  VT 1  2 2 2  2 

Vout  R. .V x .V y K m  R.

Vout  K m .V x .V y

Índice BLOQUE I: Estudios teóricos preliminares Estándar IEEE 802.11a Tipos de receptores Estudio de los mezcladores Tecnología utilizada

BLOQUE II: Diseño del mezclador pasivo BLOQUE III: Diseño del amplificador operacional BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Tecnología S35D4 de AMS

4 metales y 2 polys

Thick Metal Elementos pasivos Transistores Bipolares Transistores MOSFET

Índice BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo Proceso de diseño del mezclador pasivo Medida del mezclador Rediseño del mezclador Medida y verificación del circuito

BLOQUE III: Diseño del amplificador operacional BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Flujo de diseño de circuitos integrados Especificaciones Especificaciones del delcircuito circuito

Diseño Diseñodel del circuito circuito

Detección Detecciónde de errores errores

Medida Medida del delprototipo prototipo

NO

Funciona Funciona SI

Mezclador pasivo implementado

Adaptación LO

Polarización LO Adaptación LO Polarización RF

Adaptación RF

Adaptación RF

Diseño del mezclador pasivo Polarización del puente

Dimensionado del puente

Adaptación de impedancias

Simulaciones de Esquemático

Realización del Layout

Simulaciones Post-Layout

Comparar Resultados

Layout del mezclador pasivo

Parámetro

Simulación

Ganancia (dB)

-13

VSWR RF

1,25

VSWR LO

1,32

NF SSB (dB)

24,2

NF DSB (dB)

21,5

IIP3 (dBm)

20(aprox.)

OIP3 (dBm)

7 (aprox.)

Índice BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo Proceso de diseño del mezclador pasivo Medida del mezclador Rediseño del mezclador Medida y verificación del circuito

BLOQUE III: Diseño del amplificador operacional BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Medida del mezclador pasivo FUENTE DE ALIMENTACION

VNA EN MODO CW CABLE DC GENERADOR DE SEÑAL

VCC (3.3 V)

PUNTA GSG

GND

GND

VCC

GND

RF+ -3 dB

MIXER

OL-

RF-

-3 dB

GND



ANAREN 3 dB COUPLER 180º

PUNTA SGS



OUT-

GND

OUT+

PUNTA SGS DC-BLOCK

OPEN

CABLE RF

ANALIZADOR DE ESPECTROS

CABLES RF PUNTA SGS

OL+

DC-BLOCK

CABLES RF

DC-BLOCK

CABLE RF

CABLE RF

-3 dB

-3 dB

ANAREN 3 dB COUPLER 180º





Medida de las pérdidas de conversión Pérdidas para una IF de 20 MHz

Pérdidas para una IF de 50 MHz

Frec LO (MHz)

Frec RF (MHz)

Potencia Salida (FI=20 MHz) (dBm)

Pérdida de conversión (dB)

Frec LO (MHz)

Frec RF (MHz)

Potencia Salida (FI=50 MHz) (dBm)

Pérdida de conversión (dB)

5160

5180

-53,5

33,5

5130

5180

-51

31

5180

5200

-53,5

33,5

5150

5200

-51

31

5200

5220

-53,5

33,5

5170

5220

-51

31

5220

5240

-53,5

33,5

5190

5240

-51

31

5240

5260

-53,5

33,5

5210

5260

-51

31

5260

5280

-53,5

33,5

5230

5280

-51

31

5280

5300

-53,5

33,5

5250

5300

-51

31

5300

5320

-53,5

33,5

5270

5320

-51

31

5725

5745

-53,5

33,5

5695

5745

-51

31

5745

5765

-53,5

33,5

5715

5765

-51

31

5765

5785

-53,5

33,5

5735

5785

-51

31

5785

5805

-53,5

33,5

5755

5805

-51

31

Medida del aislamiento Aislamiento entre RF e IF Frec OL (MHz)

Frec RF (MHz)

Potencia Salida RF (dBm)

Aislamiento RF/IF (dB)

5130

5180

-42,5

22,5

5150

5200

-42

22

5170

5220

-41

21

5190

5240

-41,4

21,4

5210

5260

-43

23

5230

5280

-42,3

22,3

5250

5300

-40,1

20,1

5270

5320

-41

5695

5745

5715

Aislamiento entre LO e IF Frec OL (MHz)

Frec RF (MHz)

Potencia Salida OL (dBm)

Aislamiento RF/IF (dB)

5130

5180

-20,9

20,9

5150

5200

-21,2

21,2

5170

5220

-21,7

21,7

5190

5240

-21,5

21,5

5210

5260

-21,5

21,5

5230

5280

-21,5

21,5

5250

5300

-21,2

21,2

21

5270

5320

-21,3

21,3

-38,8

18,8

5695

5745

-21,3

21,3

5765

-38,1

18,1

5715

5765

-21,6

21,6

5735

5785

-38,5

18,5

5735

5785

-20,8

20,8

5755

5805

-38

18

5755

5805

-21,2

21,2

Medida del aislamiento (cont.) Aislamiento entre RF y LO FUENTE DE ALIMENTACION

Frec OL (MHz) ANALIZADOR DE ESPECTROS

Potencia Salida OL (dBm) CABLE DC

5130

DC

-24

5170

-26,3

26,3

5190

-24,7

24,7

24

5270

RF+ GND

-23

RF-

5250

23

MIXER -25

-24,8

OUT-

GND

22,5

25 24,8

OUT+

5695

-20,4

20,4

5715

-21,3

21,3

5735

-19,3

5755

PUNTA SGS -18,9 OPEN

Salida 19,3 18,9

DC-BLOCK

GND

OL-

PUNTA SGS

-3 dB

5230

VCC

-22,5

CABLES RF PUNTA SGS

-3 dB

GND

GND

RF

22,5

OL+

DC-BLOCK



-22,5

PUNTA GSG

5150

CABLES RF 5210 ANAREN 3 dB COUPLER 180º

GENERADOR DE SEÑAL

VCC (3.3 V)

CABLE RF

CABLE RF



Aislamiento OL/RF (dB)

-3 dB

-3 dB

ANAREN 3 dB COUPLER 180º

LO





Medida de la adaptación de impedancias VNA

2,0 1,9 1,8

VSWR OL

1,7

Adaptación de la entrada de LO

1,6 1,5 FUENTE DE ALIMENTACION

1,4 1,3 1,2 CABLE DC

1,1

PUNTA GSG

5,2G

5,4G

5,6G

5,8G

DC

6,0G

Frecuencia (Hz)

CABLE RF

2,0

CABLE RF

PUNTA SGS

GND

MIXER

1,6 RF-

VSWR RF

-3 dB

1,7

1,5

OUT-

GND

OUT+

1,3 1,2 1,1 PUNTA SGS

5,2G

-3 dB

ANAREN 3 dB COUPLER 180º





LO

1,4

1,0 5,0G

-3 dB

OL-

Adaptación de la entrada de RFRF 

-3 dB

CABLES RF

GND

ANAREN 3 dB COUPLER 180º

GND

PUNTA SGS

1,8 

VCC

RF+

GND

OL+

DC-BLOCK

1,9 CABLES RF

DC-BLOCK

1,0 5,0G

VCC (3.3 V)

5,4G

OPEN

5,6G

Frecuencia (Hz)

Salida 5,8G

6,0G

Índice BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo Proceso de diseño del mezclador pasivo Medida del mezclador Rediseño del mezclador Medida y verificación del circuito

BLOQUE III: Diseño del amplificador operacional BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Detección de errores Vcc M5

M6

Vcc

+

Vss

-

VLO

M5

M2

Zm ixer

Vcc

RT7

RT8 Vss

cc

50 

RT7

M4

M6 +

R1=50 

VLO

VM7 ss -

+

Vss

RT6

Vcc

M1

RT1

RT3

VLO

Vss

VRF

+

M3

RT2

-

Zmixer

RT6

RT4

Vcc

+ V Zvd=

RF

R2=50 

Vcc

50 

RT2

-

-

R1=50 

VLO

RT5

Vss

Zvd Vss

Vss

RT3

-

Zvd=

+

RT8

Vss

VRT6

Vcc

M3

RT5

M8

Zmixer RT1

RT5

Vcc

Vcc

M7

Vcc

M1

R2=50  Vcc

M2

RT5

Zmixer

50 

50  RT6

Zvd

Después de quitar de tensión dependiente deVtensión yVss RT4 la fuente ss M4 M8 simular se obtienen valores similares a los medidos Vss

Parámetro + VRF Ganancia (dB)

R1=50 

VSWR RF

Simulación + VRF -30,26 R2=50 1,44

R1=50 

Medida -33,5 1,3

R2=50 

VSWR LO Vcc NF SSB (dB)

2,21

1,1

30,72

No medida

NF DSB (dB)

27,65

No medida

IIP3 (dBm)

8 (aprox.)

No medida

OIP3 (dBm)

-21 (aprox.)

No medida

Vcc

Polarización del puente VGATE=0V

-20

VGATE=0,2V

-30

-20 95

-40

90

VGATE=2,6V VGATE=3,2V

-30 85

-60

Para polarizar el puente se ha tomado Una tensión de Puerta de 0,6V y una tensión de Drenador de 0V VGATE=0V

VVGATE=0V =0,2V GATE

VVGATE=0,2V =0,6V GATE

VV =0,8V V =0,6V GATE GATE =1,4V GATE

-70

80

-80

75

-90

70

VGATE=1,4V

VGATE=2V

-40

Ganancia (dB)(dB) figura de Ruido

Ganancia (dB)

VGATE=1,4V VGATE=2V

-50

-100 -110 -0.5

VGATE=0,6V

0.0

0.5

1.0

VGATE=2V

V

=2,6V

V

=3,2V

GATE VGATE =2,6V GATE VGATE =3,2V

-50

65 60

-60 2.0

1.5

55

2.5

3.0

3.5

Parámetro

Simulación

Ganancia (dB)

-21,43

NF SSB (dB)

17,32

NF DSB (dB)

14,28

VDrain (V)

95 90

50 -70 45 40 -80

VGATE=0V

35

85

VGATE=0,2V VGATE=0,8V

-90 30

80

VGATE=1,4V VGATE=2V

figura de Ruido (dB)

75

VGATE=2,6V

25

70 65

VGATE=3,2V

-100 20

60 55

15

50

-110

45

-0.5

40 35 30

0.0

-0.5

25

0.5

0.0

0.5

20 15 -0.5

0.0

0.5

1.0

1.5

VDRAIN (V)

2.0

2.5

3.0

3.5

1.0

1.5

1.0 V 1.5(V) DRAIN

VDrain (V)

IIP3 (dBm) 2.0

2.0

2.5

3.0

3.5

2.5

3.0

3.5

OIP3 (dBm)

15 (aprox.) -8 (aprox.)

Dimensionado de los transistores La longitud de puerta se establece a 0.35 m porque se trabaja con señales de alta frecuencia Ganancia (dB) Figura de Ruido (dB) IIP3 (dBm) 20

Con una W de 100 m se obtienen los mejores resultados

0

-20

-40

0

20

40

60

80

100

Anchura del transistor (um)

120

140

160

Simulaciones a nivel de esquemático

Simulaciones finales de la etapa de mezclado Parámetros

Tipical Mean

Worst Speed

Worst Power

Ganancia (dB)

-21,8

-19,4

-38,53

VSWR RF

3,26

3,26

3,26

VSWR LO

3,66

4,67

2,84

NF SSB (dB)

18,34

19,43

23,14

NF SSB (dB)

15,45

16,65

20,25

IIP3 (dBm)

25 (aprox.)

20 (aprox.)

20 (aprox.)

OIP3 (dBm)

4 (aprox.)

1 (aprox.)

-18 (aprox.)

Layout del mezclador

Simulaciones Post-layout

Simulaciones finales de la etapa de mezclado Parámetros

Tipical Mean

Worst Speed

Worst Power

Ganancia (dB)

-22,1

-20,9

-39,01

VSWR RF

3,10

3,10

3,10

VSWR LO

3,38

4,92

2,52

NF SSB (dB)

19,13

20,65

24,14

NF DSB (dB)

16,45

17,43

21,32

IIP3 (dBm)

18 (aprox.)

15 (aprox.)

15 (aprox.)

OIP3 (dBm)

-2 (aprox.)

-5 (aprox.)

-24 (aprox.)

Índice BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo Proceso de diseño del mezclador pasivo Medida del mezclador Rediseño del mezclador Medida y verificación del circuito

BLOQUE III: Diseño del amplificador operacional BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Medida del mezclador pasivo FUENTE DE ALIMENTACION

DC

VNA EN MODO CW VCC (0.8 V) CABLE DC

VCC (0 V) CABLE DC GENERADOR DE SEÑAL

P UNTA SGS

VGATE

VDRAIN GND RF+

MIXER

OL-

RF-

-3 dB

GND

-3 dB

GND



ANAREN 3 dB COUPLER 180º

PUNTA SGS



RF

CABLES RF PUNTA SGS

OL+

DC-BLOCK

CABLES RF

OUT-

GND

Salida DC-BLOCK

OPEN

CABLE RF

ANALIZADOR DE ESP ECTROS

-3 dB

-3 dB

ANAREN 3 dB COUPLER 180º

LO

OUT+

P UNT A SGS

DC-BLOCK

CABLE RF

CABLE RF





Medida de las pérdidas de conversión Pérdidas para una IF de 50 MHz

Pérdidas para una IF de 20 MHz

Frec OL (MHz)

Frec RF (MHz)

Potencia Salida (IF=50 MHz) (dBm)

Pérdida de conversión (dB)

Frec OL (MHz)

Frec RF (MHz)

Potencia Salida (IF=20 MHz) (dBm)

Pérdida de conversión (dB)

5130

5180

-41.9

-21,9

5160

5180

-49,7

-29,7

5150

5200

-42.3

-22,3

5180

5200

-47,1

-27,1

5170

5220

-42.2

-22,2

5200

5220

-47,9

-27,9

5190

5240

-41-6

-21,6

5220

5240

-48,0

-28

5210

5260

-42.9

-22,9

5240

5260

-49,8

-29,8

5230

5280

-42.2

-22,2

5260

5280

-48,8

-28,8

5250

5300

-42.3

-22,3

5280

5300

-47,1

-27,1

5270

5320

-41.5

-21,5

5300

5320

-48,1

-28,1

5695

5745

-43.4

-23,4

5725

5745

-47,6

-27,6

5715

5765

-44.2

-24,2

5745

5765

-46,3

-26,3

5735

5785

-45.2

-25,2

5765

5785

-46,7

-26,7

5755

5805

-45.8

-25,8

5785

5805

-47,7

-27,7

Medida del aislamiento

Frec OL (MHz)

Frec RF (MHz)

Aislamiento RF/IF (dB)

Aislamiento LO/IF (dB)

Aislamiento RF/LO (dB)

5130

5180

20,7

12,5

9,6

5150

5200

20,6

12,3

10.,9

5170

5220

20,8

12,5

11,1

5190

5240

21,1

11,3

10,1

5210

5260

20,5

11,1

9,7

5230

5280

19,6

12,7

9,9

5250

5300

20,4

10,7

10,0

5270

5320

22,1

9,5

9,6

5695

5745

18,6

12,3

9,4

5715

5765

18,1

14,3

12,1

5735

5785

19,4

11,4

9,6

5755

5805

18,6

11,9

9

Medida de la adaptación de impedancias Adaptación de RF

Adaptación de LO

Medida de la linealidad Para medir la linealidad se emplea el punto de compresión a 1 dB 0

Respuesta Real Respuesta Ideal

-5

Potencia de salida (dBm)

-10

El punto de compresión a 1 dB esta relacionado con el IIP3 como:

-15 -20 -25 -30

IIP3=P1dB + 9,56

-35 -40 -45

El IIP3 medido es de 15,5 dBm

-50 -55 -60 -30

-25

-20

-15

-10

-5

0

5

10

Potencia de entrada (dBm)

15

20

25

Índice BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo BLOQUE III: Diseño del amplificador operacional Proceso de diseño del amplificador Medida del amplificador Rediseño del amplificador Medida y verificación del circuito

BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Amplificador operacional Vdd

Vdd

Vdd

M5

M6

Vdd

Vdd

M14

M16 VB IAS

CMFB R1 Vdd

M3

M1

VB IAS 2

Vdd

M15

M4

VBIAS

M12

M13

M9

M10

M17

M2 VCM1

M8

M11 VREF

VCM2 VBIAS2 M7

Diseño del amplificador operacional Circuito CMFB

Etapa entrada

Etapa salida

Simulaciones de Esquemático

Realización del Layout

Simulaciones Post-Layout

Comparar Resultados

Layout del amplificador

Parámetros

Simulación

Ganancia (dB)

40,5

Ancho de Banda (MHz)

25

Frec. de corte (MHz)

300

Margen de fase ( º )

39,01

Índice BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo BLOQUE III: Diseño del amplificador operacional Proceso de diseño del amplificador Medida del amplificador Rediseño del amplificador Medida y verificación del circuito

BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Medida del amplificador operacional FUENTE DE ALIMENTACION

Vcc OSCILOSCOPIO

CABLE DC VCC (3.3 V)

CABLE DC VCM (2 V) GENERADOR DE FUNCIONES

PUNT A GS G

R2

R1

C1

OUT+

Vcc

OUT-

C2 GND

VCC

-Vcc

IN -

GND

PUNTA SG S

R4

AMP. OP.

O UT-

TR3

Vin

TR1

TR2 PUNTA S GS

Conversor Asim./Dif.

GND O UT+ GND

IN +

R3

TR4

R5 -Vcc

L1

L2

Vcm

Medida del amplificador operacional (Cont)

Medida del amplificador operacional (Cont) 45 40 35

Ganancia (dB)

30 25 20 15 10 5 0 -5 1

10

100

1000

10000

100000

1000000

1E7

100000

1000000

1E7

Frecuencia (Hz)

20 0 -20

Desfase (º)

-40 -60 -80 -100 -120 -140 -160 -180 1

10

100

1000

10000

Frecuencia (Hz)

Índice BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo BLOQUE III: Diseño del amplificador operacional Proceso de diseño del amplificador Medida del amplificador Rediseño del amplificador Medida y verificación del circuito

BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Detección de errores R2 50

m1

40

3.3V

Adaptación de Señales

IN+

20

OUT+

12 pF

R3

dB(out1)

Vin

30

Vdd

R1

m1 freq=730.0kHz dB(out1)=37.243

10

0

OUT-

IN-

-10

Vcm

-20

R4

-30

-40 1

1E1

1E2

1E3

1E4

1E5

1E6

1E7

1E8

3E8

freq, Hz

0

Vin

Vin

m2 freq=730.0kHz phase(out1)=-48.64 deg

-20

m2

-40

1M

12 pF

Zin=

phase(out1), deg

-60

-80

-100

-120

-140

Entrada del osciloscopio

Entrada de la fuente de tensión dependiente de tensión

-160

-180 1

1E1

1E2

1E3

1E4

freq, Hz

1E5

1E6

1E7

1E8

3E8

Etapa de entrada del amplificador Vdd

Vdd

Vdd

VDSAT=VGS-VT 0.8V

M5

M6 VBIAS

R1

ID  M3

M1

VBIAS2

0.6V

 n .COX W 2

.

L

VGS  VT 2

M4

M2

0.3V

Transistor

Tensión (VGS)

W (m)

L (m)

M1

0.8

2

0.6

M2

0.8

90

0.6

M3 – M4

1.1

14,5

2

M5 – M6

1.4

4.55

1

Circuito CMFB Vdd

Vdd

Vdd

Vdd

El circuito de CMFB M12 (Common mode feedback) se encarga de corregir desajustes del modo común

Vdd

Vdd

VBIAS

M12

M13

M8

VCM1

Muestreo M9 Nivel Modo Común

VBIAS M13

M11

M10

VREF

VCM2 Vdd

M8

M10VBIAS2 M11

M9

Vdd

VCM1

M7

VREF VCM2

Muestreo Nivel Modo Común

+

VBIAS2 M7

+

-

Vref

Amplificador totalmente diferencial Amplificador totalmente diferencial

Circuito CMFB

Transistor

Tensión (VGS)

Vref W (m)

L (m)

M7

0.8

8,55

0.6

M8-M9

1.2

1,15

1

1.2

1,15

1

1.4

0,85

1

M10 – M11 M12 – M13

-

Circuito CMFB

Etapa de salida La etapa de salida del amplificador debe presentar un buen rango dinámico así como un ancho de banda suficiente para no interferir en la señal de salida de la etapa anterior. Vdd

VIN

M15

VOUT

VB IAS 3 = 1V

M14

El proceso de dimensionado se ha hecho de igual forma que en los casos anteriores Transistor

Tensión (VGS)

W (m)

L (m)

M14

1

5

0.35

M15

1

20

0.35

Simulaciones a nivel de esquemático

Parámetros

Lazo abierto

Lazo cerrado, 2K

Ganancia (dB)

24,63

12,50

Ancho de Banda (MHz)

8,5

59,8

Frec. de corte (MHz)

87,7

117,6

Margen de fase ( º )

40

29,41

Consumo (mW)

7,85

10,89

Layout del amplificador

Simulaciones post-layout

Parámetros

Lazo abierto

Lazo cerrado R=2K

Ganancia (dB)

24,76

11,90

Ancho de Banda (MHz)

6,3

45,20

Frec. de corte (MHz)

70,8

92,50

Margen de fase ( º )

39,01

30

Consumo (mW)

8,45

3,50

Índice BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo BLOQUE III: Diseño del amplificador operacional Proceso de diseño del amplificador Medida del amplificador Rediseño del amplificador Medida y verificación del circuito

BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Medida del amplificador operacional 22

Ganancia (dB)

21

20

19

18

17

1

10

100

1000

10000

100000

1000000

1E7

Frecuencia (Hz) 0

-20

Desfase (º)

-40

-60

-80

-100

-120 1

10

100

1000

10000

Frecuencia (Hz)

100000

1000000

1E7

Índice

BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo BLOQUE III: Diseño del amplificador operacional BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Unión del mezclador y el amplificador

Parámetros

Tipical Mean

Worst Speed

Worst Power

Ganancia (dB)

12,23

11,48

6,77

VSWR RF

3,26

3.26

3,26

VSWR LO

3,66

4,67

2,84

NF SSB (dB)

35,49

33,88

42,08

NF DSB (dB)

32,47

30,85

39,07

IIP3 (dBm)

45(aprox.)

43(aprox.)

40(aprox.)

OIP3 (dBm)

57(aprox.)

54(aprox.)

47(aprox.)

Índice

BLOQUE I: Estudios teóricos preliminares BLOQUE II: Diseño del mezclador pasivo BLOQUE III: Diseño del amplificador operacional BLOQUE IV: Integración del mezclador y el amplificador BLOQUE V: Conclusiones y presupuesto

Comparativa A continuación se muestra una comparativa del mezclador pasivo desarrollado con otros trabajos similares

Mezclador

IUMA

Juan Melendez

Yuan-Kai Chu

Tecnología

SiGe 0.35 um

CMOS 0.35 um

CMOS 0,18 um

Vdd (V)

3,3

3,3

1,8

Consumo (mW)

0,2

0,3

10,8

Frec. RF (GHz)

5,5

1,575

5,5

Frec. IF (MHz)

30

3

280

Ganancia (dB)

-22

-30.5

-4,5

IIP3 (dBm)

16,5

19,7

8,56

NF (dB)

19,3

33,3

14,6

Año

2006

2001

2004

Comparativa (cont) A continuación se muestra una comparativa del mezclador pasivo con la etapa de amplificación con otros trabajos similares Mezclador

IUMA

Chakraborty

Yo-Sheng Lin

Tecnología

SiGe 0,35 um

SiGe 0,24 um

SiGe 0,35 um

Vdd (V)

3,3

3,1

3

Consumo (mW)

10,6

32

15,6

Frec. RF (GHz)

5,5

5,5

3

Frec. IF (MHz)

20

20

300

Ganancia (dB)

12,2

9,23

7,3

IIP3 (dBm)

45

6

0.5

NF (dB)

35,4

19,5

18

Año

2006

2002

2005

Conclusiones A lo largo del proyecto se ha llevado a cabo el flujo de diseño completo de un circuito integrado de radiofrecuencia. Este proyecto se encuentra dentro de una línea de investigación más amplia y puede tener continuidad en trabajos como: * Integración en la cadena de recepción completa * Desarrollo de mezcladores para etapas de transmisión * Desarrollo del VCO y el PLL

Presupuesto A continuación se muestra el coste total del proyecto desglosado en sus diferentes partes. Descripción

Gastos

Costes de recursos humanos

209,15€

Costes de ingeniería

32.256€ 237,8€

Costes de amortización

591,28€

Costes de fabricación Costes de medida

1921€ 151,00€

Otros costes PRESUPUESTO FINAL

35.366,23€

TOTAL (IGIC 5%)

37.134,54€

Diseño, medida y verificación de un mezclador en CMOS 0.35 m para un receptor basado en el estándar IEEE 802.11a.

Titulación: Ingeniería Electrónica

Autor: Roberto Díaz Ortega

Tutores: Francisco Javier del Pino Suárez

Fecha: Octubre 2006

Sunil Lalchand Khemchandani

Get in touch

Social

© Copyright 2013 - 2024 MYDOKUMENT.COM - All rights reserved.