DISEÑO Y SIMULACIÓN DE UN AMPLIFICADOR OPERACIONAL COMPLETAMENTE DIFERENCIAL EN TECNOLOGÍA CNM25 Romero, Eduardo (1); Peretti, Gabriela (1); Marqués, Carlos (2) (1) Grupo de Investigación y Servicios en Electrónica y Control - Facultad Regional Villa María Universidad Tecnológica Nacional Av. Universidad 450 - CP 5900 – Villa María – Córdoba – Argentina email: [email protected] (2) Grupo de Desarrollo Electrónico e Instrumental-Facultad de Matemática, Astronomía y Física Universidad Nacional de Córdoba Medina Allende y Haya de Torre - CP 5000 Ciudad Universitaria – Córdoba – Argentina email: [email protected] INTRODUCCIÓN Los circuitos integrados analógicos de alta performance hacen uso cada vez más frecuente de amplificadores operacionales con salida diferencial. Esto se debe a las excelentes características de rechazo de fuente y de ruido que presentan, debido a la naturaleza diferencial del circuito1. Sin embargo, este tipo de amplificadores debe tener un circuito de realimentación, conocido como Circuito de Realimentación de Modo Común (CMFB, Common Mode Feedback Circuit) que establezca las tensiones de salida de modo común en un valor estable. Existen diversas alternativas para la implementación de este circuito, tales como resistores, pares diferenciales y circuitos de capacitores conmutados2. Se presenta en este trabajo el diseño de un amplificador operacional completamente diferencial en la tecnología CNM25 del Centro Nacional de Microelectrónica (CNM) de España. La simulación del circuito arroja una ganancia diferencial (Ad) de 81 dB con un ancho de banda de ganancia unitaria (GBW) de 8.69 Mhz. La ganancia en modo común se redujo a –31 dB mediante la implementación de un circuito CMFB (en tiempo continuo) de par diferencial.

DESCRIPCIÓN DEL CIRCUITO El circuito del operacional se muestra en la fig. 1, donde el CMFB se incluye como bloque por razones de claridad. Se trata de una topología cascodo plegado clásica completamente diferencial. Se pretende obtener una ganancia Ad de 80 dB y un GBW de 7MHz, con una alimentación de ±2.5 voltios. Para tal fin los transistores M1 y M2 se polarizan a valores bajos de tensiones efectivas (Vef = Vgs – Vt = 0.25 voltios) para aumentar sus transconductancias y consecuentemente la ganancia Ad y el GBW. Se proponen para los transistores M3 a M7 valores elevados de Vef (Vef = 0.5 voltios), con el propósito de reducir la variación de las corrientes circulantes debido a fluctuaciones estadísticas en la tensión de umbral de los transistores3 4. Los transistores M8 a M11 presentan valores más bajos de Vef para elevar sus transconductancias y consecuentemente, por efecto cascodo, el valor de la impedancia de salida de circuito5 (Vef8 = Vef9 = 0.25 voltios, Vef10= Vef11= 0.2 voltios). Adicionalmente debe mencionarse que se establece para M4 a M7 una tensión drenador-surtidor de 200mv por arriba de las tensiones de saturación para maximizar la excursión de salida del amplificador.

El circuito CMFB se muestra en la fig. 2. El mismo es de funcionamiento en modo continuo y basado en dos amplificadores de par diferencial. Este circuito balancea las tensiones de salida del amplificador (Vo+ y Vo-) de manera tal que la tensión en modo común siga una referencia establecida (0 voltios en este trabajo).Para tal fin provee una salida (Vctrl) que se utiliza para controlar las fuentes de corriente M6 y M7 de la fig. 1. El lazo de realimentación así formado estabiliza el modo común a la salida del amplificador6. VDD

M3

M6

Vbias1

M7

Vctrl

M1

+ Vin -

M2

Vbias3

M8

M9

Vo-

CMFB Vo+ M4

M5 Vbias2

M10

M11

Vbias4

CL

CL

VSS

Fig. 1: Amplificador cascodo plegado

Una dificultad que presenta el CMFB propuesto es la severa limitación que produce en la excursión de la tensión de salida del amplificador debido a un rango dinámico reducido en las entradas del CMFB7. Para disminuir este efecto se deben elegir tensiones efectivas grandes para los transistores M1f a M4f de la fig. 2. Sin embargo, esta elección disminuye la ganancia del CMFB, la cual depende de la relación de transconductancia de M1f a M5f, debiéndose compensar mediante un aumento en la corriente de polarización. Consecuentemente los valores de polarización resultan de un compromiso entre los aspectos antes citados (ganancia y excursión). Para este trabajo se propone una Vef de 0.8 voltios para M1f a M4f y una corriente de 15 µA. La tensión efectiva de M5f y M6f está determinada por la polarización de M6 y M7 de la fig. 1. Para las fuentes de corriente VDD

M6f

M5f

Vctrl

Vo-

M1f

M2f

M3f

M4f

0

M7f

M8f Vbias1f

VSS

Fig. 2: Circuito de realimentación de modo común (CMFB)

Vo+

M7f y M8f se siguen las mismas consideraciones que para M4 y M5.

RESULTADOS Los resultados se obtienen mediante simulación Spice con los modelos provistos por el CNM. Las corrientes de polarización de los transistores M3a M5(fig.1) se establecen en 160 µA y las de M1, M2 y M6 a M11 en 80 µA. En el circuito CMFB, M1f a M4f (fig.2) se polarizan a 15 µA y M5f a M8f a 30 µA. Las excursiones de salida máximas del circuito pueden verse en la fig. 3, las cuales se determinan mediante un barrido de DC a las entradas del amplificador en condición de ganancia unitaria para modo diferencial. La salida puede excursionar entre 0.84 voltios y –2.13 voltios, lo que evidencia el efecto de reducción del rango dinámico por efecto del CMFB, tal cual se expresa anteriormente en este trabajo. La respuesta en frecuencia en modo diferencial se muestra en la fig. 4, en la cual se observa que la ganancia es de 81 dB con un GBW de 8.69 MHz. En modo común (fig.5) se obtiene una ganancia de –30.85 dB. La respuesta en frecuencia de la ganancia de lazo de realimentación de modo común se muestra en la fig. 6, con 31 dB de ganancia y un GBW de 1.07MHz. La respuesta temporal del amplificador se evalúa configurando el circuito como muestra la fig. 7. Se simulan cuatro condiciones de carga capacitiva y se determina la velocidad de crecimiento para cada caso. Los resultados se muestran en la tabla 1 y en la fig. 8.

2.0V

(-924.856m,842.963m) 1.0V

0V

-1.0V (1.5665,-2.1269) -2.0V

-2.0V V(Vo-)

-1.0V

0V

V(Vo+) Vin

Fig. 3: Excursión de salida

1.0V

2.0V

100 (8.6975M,21.113m)

(109.750,81.008) 0

-100 Modulo(V(Vo+), V(Vo-)) 0d (8.6975M,-95.347)

SEL>> -200d 10Hz

100Hz 1.0KHz Fase(V(Vo+), V(Vo-))

10KHz

100KHz

1.0MHz

10MHz

100MHz

Frequency

Fig. 4: Ganancia diferencial

-20 (60.559,-30.852) (1.6894M,-33.838)

-40

-60

-70 10Hz

100Hz DB(V(Vo+)/V(noinv))

1.0KHz

10KHz

100KHz

Frequency

Fig. 5: Ganancia de modo común

1.0MHz

10MHz

100MHz

50 (1.0723M,202.604m)

0

(359.381,31.641)

-50 DB(V(Vo+)/V(Vcm)) 180d (1.0723M,86.468)

SEL>> 0d 10Hz

100Hz P(V(Vo+)/V(Vcm))

1.0KHz

10KHz

100KHz

1.0MHz

10MHz

Frequency

Fig. 6: Ganancia de lazo.

Fig. 7: Configuración del circuito para la medición de la respuesta temporal

Carga capacitiva (pF) Velocidad de crecimiento (V/µ µseg) 10 5.78 30 1.77 50 1.13 70 0.82

Tabla 1:Velocidad de crecimiento para diferentes cargas

Vin-

-

+

Vo+ CL

Vin+

+ Vin -

+

-

Vo-

+ Vout -

100MHz

600mV

400mV 70pF 50pF 30pF 200mV 10pF

0V 4.8us

5.2us V(Vo+)

5.6us

6.0us

6.4us

6.8us

Time

Fig. 8: Respuesta temporal

CONCLUSIONES En este trabajo se presenta el diseño y simulación de un amplificador operacional completamente diferencial con circuito CMFB de tiempo continuo en la tecnología CNM25 de 2.5 micrones. El CMFB logra una reducción de la ganancia en modo común sin penalización apreciable de la ganancia Ad. Sin embargo debe mencionarse el gran impacto del CMFB sobre la excursión de salida, que se ve deteriorada, constituyendo éste el mayor inconveniente presentado por este circuito. Como desafío futuro se plantea el desarrollo de un CMFB que permita mayores excursiones, tales como del tipo Push-Pull.

REFERENCIAS 1

Gray, P and Meyer, R. “MOS Oparational Ampifier Design – A Tutorial Overview”. Analog MOS Integrated Circuits II. IEEE Press. 1989. 2

Babanezhad, J. “A low-Output-Impedance Fully Differential Op Amp with Large Output Swing and Continuos- Time Common Mode Feedback”. Journal of Solid-State Circuits, December 1991. 3

Laker, K and Sansen, W. Design of Analog Integrated Circuits and Systems. Mc. Graw Hill. 1994.

4

Allen, P and Holberg, D. CMOS Analog Circuit Design. Oxford University Press. 1987

5

Gregorian, R and Temes, G. Analog MOS Integrated Circuits for Signal Processing. John Wiley & Sons. 1986.

6

Johns, D and Martín, K. Analog Integrated Circuit Design. John Wiley & Sons. 1997.

7

Sim, J et al. “Adaptive Biasing Folded Cascode CMOS OP Amp with Continuos-Time Push Pull CMFB Scheme”. IEICE Trans. Electron. September 1997.