Universidad de Alcalá Departamento de Electrónica

Electrónica Informática de Gestión

Problemas Tema III

Circuitos Digitales Combinacionales

Electrónica. I.T. Informática Gestión

3.1 Se dispone de varios multiplexores de dos canales como el mostrado en la figura 3.1, donde también se especifica su tabla de verdad. E ENTRADAS E

I0

I1

S

W

1

X

X

X

0

0

I0

X

0

I0

0

X

I1

1

I1

I0 Multiplexor

W

I1

SALIDA

Figura 3.1

S

a) Utilizando multiplexores del tipo anterior, obténgase un cuádruple multiplexor de dos canales, tal y como se muestra en la figura 3.2. (nótese que en la tabla las variables en negrilla son de 4 bits). E

ENTRADAS A

a0 a1 a2 a3

B

b0 b1 b2 b3

Multiplexor

w0 w1 w2 w3

S

W

SALIDA

E

A

B

S

W

1

X

X

X

0

0

A

X

0

A

0

X

B

1

B

Figura 3.2

b) Utilizando multiplexores como el de la figura 3.1, obténgase un doble multiplexor de cuatro canales, tal y como se muestra en la figura 3.3. (nótese que las variables en negrilla son de dos bits). ENTRADAS

E

A

a0 a1

B

b0 b1

C

c0 c1

D

d0 d1

Multiplexor

S1

S0

w0 w1

W

E

A

B

C

1

X

X

0

A

0

SALIDA

X

S1 S0 X X

X

0

X

X

X

0

0

A

X

B

X

X

0

1

B

0

X

X

C

X

1

0

C

0

X

X

X

D

1

1

D

Figura 3.3

3.2

D

W

Circuitos Digitales Combinacionales

Solución: a) Para multiplexar dos datos de 4 bits se necesita utilizar cuatro multiplexores 2 a 1 que proporcionan las cuatro salidas necesarias. E A0

IO I1

B0

W0 S

A1

IO I1

B1

W1 S

A2

IO I1

B2

W2 S

A3

IO I1

B3

W3 S

S

b) En este apartado no es tan inmediato calcular el número de multiplexores necesarios. Una posible solución es la siguiente: E A0 B0

A1 B1

C0 D0

C1 D1

I0 I1

I0 I1

I0 I1

I0 I1

S

S

I0 I1

S

I0 I1

S

W0

W1

S1

S

S

S0

3.3

Electrónica. I.T. Informática Gestión

3.2 Utilizando sistemas combinacionales se pueden implementar funciones lógicas. Teniendo en cuenta este aspecto, sintetice la función: f ( a , b , c) = a ⋅ b ⋅ c + a ⋅ b ⋅ c + a ⋅ b ⋅ c + a ⋅ b + b ⋅ c

a) Mediante un multiplexor de cuatro canales. b) Mediante un decodificador de tres entradas, y salidas activas a nivel bajo NOTA: Si se requieren más componentes, se dispone sólo de puertas NAND de dos entradas. Solución: a.- Mediante un multiplexor de 4 canales: “H”

C

I0 I1 I2 I3

W

F

S1 S0

A

B

b.- Mediante un decodificador 3 a 8 y puertas NAND de 2 entradas.

C B A Vcc

A B C

G1 G2A G2B

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

F

3.3 Se dispone de un decodificador 3 a 8, con salidas activas a nivel alto, que incorpora además una entrada de habilitación (E) activa a nivel bajo. Además, se pueden utilizar puertas NOR de dos entradas. Se pide: a) Obtenga a partir de este decodificador un demultiplexor ( una entrada y ocho salidas con tres líneas de selección). b) Si se desea que el demultiplexor diseñado tenga una entrada de habilitación (activa a nivel alto), ¿qué modificaciones haría sobre el circuito anterior?. c) ¿Qué modificaciones haría en el diseño realizado, tras los dos apartados anteriores, si el decodificador hubiese tenido salidas a nivel bajo?

3.4

Circuitos Digitales Combinacionales

Solución: a)

S0 S1 S2

A B C Vcc G1 G2A G2B

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

D=entrada

b) S0 S1 S2

A B C Vcc G1 G2A G2B

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

D entrada

G habilitación

c) Si la salida del decodificador es activa a nivel bajo, pero se desea que la salida en el demultiplexor sea activa a nivel alto, basta introducir la señal D por la entrada de “enable” invertida; esto es, sólo se requerirá eliminar el último inversor.

3.4 Utilizando un decodificador ‘5 a 32’ como bloque, puertas NAND e inversores, diseñe un circuito lógico que tenga por entrada un número binario N, de 5 bits (A,B,C,D y E) y que gobierne a su salida una columna de 8 diodos LED (D1,D2,D3,...,D8) de la forma siguiente: Valor de N

Diodos encendidos

0≤N≤3

D1

4≤N≤7

D1,D2

8≤N≤11

D1,D2,D3

12≤N≤15

D1,D2,D3,D4

16≤N≤19

D1,D2,D3,D4,D5

20≤N≤23

D1,D2,D3,D4,D5,D6

24≤NV27

D1,D2,D3,D4,D5,D6,D7

28≤N≤31

Todos

3.5

Electrónica. I.T. Informática Gestión

Solución: En este problema se aplica la filosofía estudiada para implementar una función combinacional por medio de un decodificador. Hay que tener en cuenta que siempre que esté encendido un diodo, los de menor peso también lo deben estar. Para conseguir esto se llevan las salidas de mayor peso hacia las de menor peso.

E I4

D I3

I2C

I1 B

I0 A

“5 A 32” 0123

4 5 6 7 ......... 20 21 22 23 24 25 26 27 28 29 30 31

...........

Vcc

R

D1

D2

D6

D7

D8

3.5 Implemente las siguientes funciones:

a) c)

f = a1 + a 1 ⋅ a 0

b)

f = a ⋅b + a ⋅ c + a ⋅b ⋅ c

d)

f = a ⋅b⋅ c + a ⋅b ⋅c + a ⋅b ⋅c f = x + x⋅z + y⋅z

a) Usando el multiplexor 74LS153 y los inversores necesarios. b) Usando el decodificador 74LS138 y puertas NOR de dos entradas. NOTA: Las características de ambos circuitos integrados se incluyen en el anexo del capítulo.

3.6

Circuitos Digitales Combinacionales

Solución: a.- Mediante el 74LS153 e inversores. Vcc C0 C1 C2 C3 G

C0 C1 C2 C3

Y

S1 S0

A1

G

A0

C

Y

S1 S0

A

B

Vcc Vcc C0 C1 C2 C3 G

C0 C1 C2 C3

Y

G

S1 S0

Y

S1 S0

Z x C

A

y

B

b.- Mediante el decodificador y puertas NOR de dos entradas:

a0 a1

A B C

Vcc

Vcc

G1 G2A G2B

C B A

A B C

G1 G2A G2B

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

C B A

F Vcc

A B C

G1 G2A G2B

F

Z Y X

Vcc

F

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

A B C

G1 G2A G2B

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

F

Todas las puertas NAND deben sustituirse por su equivalente en puertas NOR. El equivalente en puertas NOR de una NAND de 3 entradas es:

3.7

Electrónica. I.T. Informática Gestión

3.6 Diseñe un circuito que, ante dos entradas de dos bits (X[1..0] e Y[1..0]) presente a su salida (S[1..0]) el mayor de ambos. Para el diseño se emplearán comparadores de cuatro bits y dobles multiplexores de dos canales. Solución: X0 X1

A0 A1 A2 A3 B0 B1 B2 B3 ABi

Y0 Y1 Vcc

X0 X1

1A 1B

Y0 Y1

2A 2B

ABo

6

A/B 1out

S0

2out

S1

3.7 Sobre el circuito de la figura 3.4, se pide determinar la expresión de la función f(a,b,c,d), a partir de las tablas de verdad del decodificador y el multiplexor (figura 3.5). DECODIFICADOR

b a

S1 S0

MULTIPLEXOR

Q0 Q1 Q2 Q3

I0 I1 W I2 I3 S1 S0

d

Figura 3.4

3.8

c

f

Circuitos Digitales Combinacionales

Funcionamiento multiplexor

Funcionamiento decodificador S1

S0

Q3

Q2

Q1

Q0

L

L

L

L

L

H

L

H

L

L

H

L

H

L

L

H

L

L

H

H

H

L

L

L

S1

S0

W

L

L

I0

L

H

I1

H

L

I2

H

H

I3

Figura 3.5

Solución: f = acb a + dcb a + dcba + dcba

3.8 Se pretende implementar la siguiente función lógica: f = a ⋅b⋅ c + d ⋅c⋅b + e⋅b⋅ c

para lo cual se va a emplear un multiplexor. Se pide: a) Indique, de forma razonada, el tamaño mínimo del multiplexor necesario para implementar dicha función lógica. b) Dado un multiplexor de 8 a 1 con entrada de enable E activa a nivel alto, implemente la función lógica anterior. c) Indique, de forma razonada, el tamaño mínimo del decodificador necesario para implementar la función lógica anterior. Solución: a.- Si se examina la función f se puede observar que existen dos variables (B y C) que se repiten en todos los términos producto, siendo una sola de las otras variables la que completa dichos términos. Por tanto, será necesario un multiplexor de 4 a 1. b.- Como la función f se puede realizar con un multiplexor 4 a 1, para conseguirlo a partir de uno de 8 a 1 basta poner una de las entradas de selección a un nivel fijo (alto o bajo). Una posible solución es:

3.9

Electrónica. I.T. Informática Gestión

d e a

D0 D1 D2 D3 D4 D5 D6 D7

c b

W Y

A B C G

c.- Como existen 5 variables lógicas, es necesario un decodificador 5 a 32.

3.9 En el circuito de la figura 3.6 se utiliza un multiplexor para realizar una función lógica: Funcionamiento del multiplexor A B

I0 I1 W I2 I3 S1 S0

C

f

S1

S0

W

L

L

I0

L

H

I1

H

L

I2

H

H

I3

Figura 3.6 Se pide: a) Determine la expresión simplificada de la función lógica f. b) Indique otra posible forma de obtener la función f utilizando el mismo multiplexor. Solución: f = ab c + b

a.- Función simplificada:

b.- Otra posible implementación a Vcc

I0 I1 I2 I3

W

b

c 3.10

f

Circuitos Digitales Combinacionales

3.10 A partir de multiplexores de 8 canales (74LS151) y de las puertas NAND de dos entradas necesarias, obtenga un multiplexor de 16 canales y salida activa a nivel bajo. Deberá disponer también de entrada de enable activa nivel bajo. Solución:

G

D C B A E8

E15

GC B A

D7D6D5D4D3D2D1D0

Y

E0

E7 GC B A

D7D6D5D4D3D2D1D0

W

Y

W

W

3.11 El circuito de la figura 3.7 obtiene a la salida el mayor de dos números, X e Y, de 5 bits, que vienen codificados en módulo y signo (el bit de mayor peso, Xs e Ys, representa el signo - 1 negativo - y los restantes cuatro bits corresponden a la magnitud en valor absoluto). 74LS157 1A 2A 3A 4A 1B 2B 3B 4B

1Y S0 2Y

S1 S2

3Y

S3

4Y

Ss

G A/B

74LS85 X

Y

X0 X1 X2 X3 XS

A0 A1 A2 A3

Y0 Y1 Y2 Y3 YS

B0 B1 B2 B3 ABI

Cto 2

Figura 3.7 Se pide:

3.11

Electrónica. I.T. Informática Gestión

a) Indique el nivel a introducir en las entradas (A>B)i , (A=B)i y (AB) in = indiferente (A=B) in = “H” (A