Universidad Polit´ ecnica de Madrid Centro de Electr´ onica Industrial

Proyecto Fin de M´ aster

Criterios de Optimizaci´ on y Dise˜ no de un Rectificador Trif´ asico para Aplicaciones Aeron´ auticas

Marcelo Alexis Silva Fa´ undez

M´ aster en Electr´ onica Industrial

Universidad Polit´ ecnica de Madrid Centro de Electr´onica Industrial Escuela T´ecnica Superior de Ingenieros Industriales Departamento de Autom´atica, Ingenier´ıa Electr´onica e Inform´atica Industrial

Madrid, Octubre 2011

Universidad Polit´ ecnica de Madrid Centro de Electr´onica Industrial Escuela T´ecnica Superior de Ingenieros Industriales Departamento de Autom´atica, Ingenier´ıa Electr´onica e Inform´atica Industrial

Master en Electr´ onica Industrial

Criterios de Optimizaci´ on y Dise˜ no de un Rectificador Trif´ asico para Aplicaciones Aeron´ auticas

Autor: Marcelo Alexis Silva Fa´ undez Director: Jes´ us A. Oliver

Madrid, Octubre 2011 Proyecto Fin de M´ aster

5

A mi querida Madre, Q. E. P. D.

6

CONTENIDO

7

8

Contenido

CONTENIDO

´ 1. INTRODUCCION 9 1.1. Historia del Reabastecimiento en Vuelo en Aviones ........................... 9 1.2. Actual Arquitectura del Sistema de Realimentaci´on .......................... 12 1.3. Perfil de Carga del Sistema .......................................................... 12 1.4. Desarrollo de la Tesis .................................................................. 13 ´ A NIVEL DE ARQUITECTURA DEL SISTEMA 2. OPTIMIZACION 2.1. Arquitectura del Sistema de Alimentaci´on Propuesta......................... 2.1.1. Distribuci´ on el´ectrica en aplicaciones aeron´autica .................... 2.2. Estudio de Arquitecturas para el Sistema de Alimentaci´on ................. 2.3. Unidad de Almacenamiento de Energ´ıa. .......................................... 2.3.1. Dimensionamiento de la Bater´ıa .......................................... 2.3.2. Simulaci´ on de la Arquitectura propuesta con Bater´ıa ............... 2.3.3. Dimensionamiento del S´ uper Condensador ............................. 2.3.4. Simulaci´ on de la Arquitectura Propuesta con S´ uper Condensador 2.3.5. Dimensionamiento de Bater´ıa m´as S´ uper Condensador ............. 2.3.6. Simulaci´ on de la Arquitectura Propuesta con Bater´ıa m´as S´ uper Condensador ................................................................... 2.3.7. Resumen de las Unidades de Almacenamiento ....................... ´ Y OPTIMIZACION ´ DE LA TOPOLOG´ 3. SELECCION IA DEL SISTEMA 3.1. Rectificador Activo ..................................................................... 3.2. Familias de Rectificadores Activos ................................................. 3.3. Rectificadores bidireccionales ........................................................ 3.4. Rectificadores unidireccionales ...................................................... 3.5. Comparaci´ on entre las topolog´ıas unidireccionales con convertidores DC-DC. ................................................................................... 3.5.1. Comparaci´ on en eficiencia .................................................. 3.5.2. Comparaci´ on en peso y volumen. ......................................... 3.5.3. Aspectos del sistema. ........................................................ 3.5.4. Resumen de la comparaci´on ................................................ 3.6. Rectificador Trif´ asico tipo Buck de Alta Eficiencia. ........................... 3.7. Aislamiento El´ectrico. .................................................................

17 17 17 18 20 21 21 21 23 23 25 26

27 27 27 29 29 29 30 31 32 32 33 34 5

6

Contenido

3.8. Topolog´ıa multi-celda.................................................................. 35 3.9. Optimizaci´ on de la topolog´ıa en cuanto n´ umero de celdas ................... 39 3.10. Simulaci´ on del rectificador de tres celdas......................................... 40 ´ 4. ANALISIS DEL RECTIFICADOR TIPO BUCK 4.1. Rectificador trif´ asico tipo buck ..................................................... 4.2. Principio de operaci´ on................................................................. 4.2.1. Suposiciones ................................................................... 4.3. Estados de Conducci´ on................................................................ 4.4. Modulaci´ on Vectorial ..................................................................

45 45 45 45 45 49

˜ DEL FILTRO EMI 5. NUEVAS CONSIDERACIONES DE DISENO ´ ´ DE RECTIFICADOR TRIFASICO PARA APLICACIONES AERONAUTICAS 53 5.1. Filtro EMI ................................................................................ 54 5.2. Topolog´ıa del Convertidor ............................................................ 55 5.3. Est´ andar EMI en avi´ onica: MIL-STD 461E .................................... 56 5.4. Dise˜ no del Filtro EMI ................................................................. 58 5.4.1. Espectro de la corriente de entrada del rectificador .................. 58 5.4.2. Frecuencia de corte del filtro ............................................... 59 5.4.3. Consideraciones para el condensador .................................... 59 5.4.4. Nuevas consideraciones para el del dise˜ no del condensador ....... 60 5.5. Optimizaci´ on del Filtro .............................................................. 62 5.5.1. Estimaci´ on de del peso y las p´erdidas del filtro ....................... 62 5.5.2. Estimaci´ on de las p´erdidas en los MOSFETs .......................... 64 5.5.3. Frecuencia de conmutaci´on ´optima ....................................... 64 5.5.4. Conclusiones.................................................................... 67 6. PLATAFORMA DE PRUEBA 6.1. Tarjeta de Potencia del Rectficador................................................ 6.1.1. Layout de la Tarjeta de Potencia, versi´on 1. ........................... 6.1.2. Layout de la Tarjeta de Potencia, versi´on 2. ........................... 6.2. Tarjeta de Control del Convertidor ................................................ 6.3. Filtro EMI ................................................................................

69 71 71 71 75 77

7. RESULTADOS EXPERIMENTALES 7.1. Formas de Onda de las conmutaciones ............................................ 7.2. Rendimiento, Factor de Potencia y Distorsi´on Arm´onica .................... 7.3. Formas de onda de Corriente y tensiones de l´ınea .............................

79 79 79 79

8. CONCLUSIONES

85

´ 9. APENDICE 9.1. Articulos Publicados en Congresos ................................................. 9.1.1. Articulo presentado en el congreso SAAEIG 2011. ................... 9.1.2. Articulo presentado en el congreso ECCE 2011. ......................

87 87 87 93

Contenido

7

9.2. C´ odigos Fuentes del DSP .............................................................100 10.REFERENCIAS

117

8

Contenido

Cap´ıtulo 1

´ INTRODUCCION

L

A presente tesis est´ a enmarcada en el proyecto Boom Power supervisado por Airbus, el cual consiste en la actualizaci´on y mejoramiento de los sistemas de alimentaci´ on de un sistema que permite el reabastecimiento de combustible de una aeronave en vuelo. En el trabajo se presenta un estudio del sistema actual de potencia para el reabastecimiento en vuelo, posteriormente se realiza un estudio y optimizaci´on a nivel de arquitecturas para el mejoramiento del sistema. Una vez optimizado el sistema a nivel de arquitectura se realiza una optimizaci´on a nivel de topolog´ıa que incorpora entre sus variables el an´ alisis del filtro EMI y la divisi´on del rectificador en peque˜ nos rectificadores en paralelo para as´ı obtener un m´ınimo peso, volumen y p´erdidas del sistema en su globalidad. Finalmente se presenta implementaci´on de la nueva arquitectura y topolog´ıa propuesta incluyendo resultados experimentales.

1.1.

Historia del Reabastecimiento en Vuelo en Aviones

La capacidad de una aeronave para mantenerse en vuelo y alcanzar mayores distancias siempre fue una variable que se dese´o aumentar. Los problemas t´ecnicos eran muchos, pero hacia mitad del siglo XX se logr´o lo que parec´ıa imposible: construir aviones que pudieran ser reabastecidos de combustible en vuelo, sin tener que aterrizar y despegar. El reabastecimiento a´ereo de combustible cambi´o, as´ı, todas las reglas del combate a´ereo y terrestre. El reabastecimiento implica que un avi´on cisterna o tanquero le provea a otros aviones de combustible, estando ambos en el aire y con los motores encendidos. Esto le permite al avi´ on receptor mantenerse en vuelo por m´as tiempo, logrando alcanzar distancias que antes hubieran resultado imposibles. Estos sistemas hacen que un avi´on pueda estar volando, te´ oricamente, de manera indefinida, siendo limitados primero por la fatiga de la tripulaci´ on (la cual puede ser rotada, en el caso de ciertos bombarderos) y luego por ciertas cuestiones de mantenimiento e ingenier´ıa del aparato en s´ı. El reabastecimiento permite que los aviones obtengan varias ventajas t´acticas: que cualquier avi´ on alcance distancias que antes no podr´ıa haber alcanzado, particularmente por no estar dise˜ nado para ello; que cualquier avi´ on, particularmente un caza, bombardero o de ataque a tierra, permanezca m´ as tiempo en el aire, a la espera de ayudar a fuerzas amigas; 9

10

Cap´ıtulo 1 – Introducci´ on

que el avi´ on pueda despegar con carga m´axima de armamento, pero poco combustible, en mejores condiciones de seguridad y con una pista de extensi´on normal. Generalmente el peso m´aximo de carga de un avi´on no le permite mantenerse en el aire, y mucho menos despegar; de manera que el avi´on puede levantarse con mucho peso de armas para llenar sus combustibles m´as tarde, a la ida o a la vuelta de sus misiones. Estas ventajas traen aparejadas otras no menores. Por ejemplo, permite que los cazas no gasten puntos fuertes en llevar tanques de combustible desechables, los cuales perjudican su aerodin´ amica y deben ser lanzados en caso de entrar en combate a´ereo. La capacidad de permanecer m´ as tiempo en el aire es un verdadero multiplicador de fuerza, ya que permite que un avi´on haga el trabajo de dos o tres, evitando idas y venidas para aterrizajes y despegues. La figura 1.1(a) muestra una fotograf´ıa del sistema de reabastecimiento en vuelo fabricado por Airbus. En la figura 1.1(b) se nuestra el primer contacto exitoso logrado por Airbus con su sistema de reabastecimiento en vuelo. En una breve explicaci´ on, el procedimiento de reabastecimiento en vuelo dise˜ nado por Airbus consiste en lo siguiente. Los pilotos de ambos aviones aproximan y alinean los aviones, una vez los aviones est´en una posici´on adecuada, el avi´on tanquero comienza el descenso controlado de la p´ertiga, la p´ertiga est´a sujeta al avi´on mediante un pivote que permite el movimiento en 360 grados, de esta forma, para controlar el movimiento vertical de la p´ertiga se utiliza un motor el´ectrico y para controlar los movimiento laterales se utilizan dos alerones que est´an en el extremo de la p´ertiga, cada uno de estos alerones son accionados por motores el´ectricos. Una vez la p´ertiga est´e en el lugar indicado con una manguera telesc´opica se da alcance al avi´on receptor; esta manguera telesc´ opica es tambi´en controlada por un motor el´ectrico.

1.1

Historia del Reabastecimiento en Vuelo en Aviones

Figura 1.1.

Fotograf´ıa del sistema de reabastesimiento en vuelo

11

12

1.2.

Cap´ıtulo 1 – Introducci´ on

Actual Arquitectura del Sistema de Realimentaci´ on

El sistema de abastecimiento de combustible en vuelo, es accionado mediante motores AC alimentados y controlados a trav´es de drives desde una red trif´asica de 115V a 400Hz. la arquitectura el´ectrica del sistema es mostrada en la figura 1.2, en esta figura tambi´en se incluye la potencia aparente y el peso de cada uno de los drives.

Drive 2kVA 11kg AC Motor

Drive

115V @400Hz

2kVA 11kg AC Motor

3

Drive 3kVA 39kg AC Motor

Drive 4kVA 39kg AC Motor

Figura 1.2.

Arquitectura actual del sistema de alimentaci´on

Cada uno de los motores es accionado mediante un drive; los drives son alimentados desde la red trif´ asica 115V a 400Hz. En la figura 1.3 muestra como es la estructura interna de estos drives. Los drives internamente rectifican la tensi´on alterna utilizando un puente de diodos. A la salida del puente de diodo se generan 270V en continua, llamada de ahora en adelante enlace de continua (DC-Link). En una u ´ltima etapa un inversor transforma la tenci´ on interna continua en una tensi´on alterna adecuada, variable en frecuencia y amplitud que alimenta y controla los motores AC. Adem´ as, los drives presentan filtros de entrada que permiten que el convertidor cumpla con los est´ andares aeron´ auticos. Asimismo los drives contienen resistencias en el enlace de continua; estas evitan sobre tensi´ on en el enlace de continua cuando los motores act´ uan como generadores; lo que se debe a que la energ´ıa regenerada no puede ser regresada a la red debido al puente de diodos, as´ı esta energ´ıa es disipada mediante resistencias.

1.3.

Perfil de Carga del Sistema

La operaci´ on de reabastecimiento en vuelo dura 10 minutos desde el momento en que la p´ertiga va descendiendo hasta que ambos aviones est´an acoplados y existe el traspaso de combustible de un avi´ on al otro. La figura 1.4 muestra el perfil de carga del sistema.

1.4

13

Desarrollo de la Tesis

Figura 1.3.

Estructura interna de los Drives

Este proceso de divide en tres fases, la primera fase corresponde a la puesta en marcha de la perdiga, es decir, el descenso controlado de esta. La segunda fase corresponde a la operaci´on en vuelo libre de la perdiga, es decir, cuando la manguera telesc´ opica que va dentro de la perdiga va descendiendo hasta que se acopla con el avi´ on receptor de combustible. Esta es la etapa m´as exigente en t´erminos de potencia, en esta etapa existe un pico de potencia de 34kW que dura 2 segundos; este evento corresponde a una acci´on de emergencia, en la que la retracci´on de la manguera se realiza a la velocidad m´axima. Si bien esta acci´on va a ser requerida s´olo casos espor´ adicos de emergencia, el sistema debe ser dise˜ nado para cumplir con este requisito a cabalidad. La tercera fase es cuando ambos aviones est´an acoplados, en esta etapa existe regeneraci´ on de energ´ıa; lo que se expresa como potencia negativa en el perfil de carga. Esta regeneraci´ on se debe a que al estar ambos aviones acoplados se produce una transferencia de energ´ıa mec´anica en el´ectrica producto de que el sistema de realimentaci´ on frena el movimiento relativo entre ambos aviones. El perfil de carga muestra la potencia total del sistema de reabastecimiento en vuelo, por lo que no existe informaci´on acerca de los picos de potencia o las regeneraci´on de energ´ıa de cada motor; sin embargo como se mostrar´a en el siguiente cap´ıtulo, una de las actualizaciones del sistema consiste en la unificaci´on el´ectrica del sistema, de esta forma con el perfil de carga mostrado en 1.4 se tiene toda la informaci´on necesaria para el dise˜ no del nuevo sistema.

1.4.

Desarrollo de la Tesis

La tesis se desarrolla en 8 cap´ıtulos, detallados Cap´ıtulo 1

Presenta la importancia de los sistemas de reabastecimientos en vuelo en aviones. Adem´ as se muestra la arquitectura y convertidores utilizados para la alimentaci´ on del sistema. Cap´ıtulo 2

En el cap´ıtulo 2 se muestra la optimizaci´on a nivel arquitectura del sistema, para lo cual se han estimado los pesos y vol´ umenes para diferentes arquitecturas de

14

Cap´ıtulo 1 – Introducci´ on

Figura 1.4.

Perfil de carga del sistema de reabastecimiento de combustible en vuelo

acuerdo a las especificadores el´ectricas del sistema.

1.4

Desarrollo de la Tesis

15

Cap´ıtulo 3

Se muestra el estudio empleado para la selecci´on de la topolog´ıa, el estudio incluye estimaciones de p´erdidas y peso del sistema a diferentes frecuencias de conmutaci´ on y n´ umero de celdas en paralelo Cap´ıtulo 4

En el cap´ıtulo 4 se analiza el rectificador tipo buck explicado su modo de funcionamiento y modulaci´on. Cap´ıtulo 5

Se muestra la optimizaci´on realizada del filtro EMI y rectificador en conjunto, adem´ as incluye una nueva metodolog´ıa de dise˜ no del filtro para la obtenci´on de factor de potencia unitario. Cap´ıtulo 6

En este cap´ıtulo se expone la plataforma utilizada para la pruebas experimentales. Cap´ıtulo 7

En este cap´ıtulo se muestran los resultados experimentales. Cap´ıtulo 8

Durante el transcurso del proyecto parte del trabajo realizado ha sido publicado en congresos internacionales.

16

Cap´ıtulo 1 – Introducci´ on

Cap´ıtulo 2

´ A NIVEL DE OPTIMIZACION ARQUITECTURA DEL SISTEMA

En este cap´ıtulo se muestra la evoluci´on de la optimizaci´on del sistema desde una optimizaci´ on a nivel de arquitectura.

2.1.

Arquitectura del Sistema de Alimentaci´ on Propuesta

Como se explica anteriormente, el sistema de reabastecimiento en vuelo consta de varios motores accionados mediante drives, los cuales son alimentados directamente desde la red. Al estar cada motor accionado por un drive diferente no se puede reutilizar la energ´ıa que los motores regeneran, as´ı este se debe desperdiciar en resistencias que aumentan el peso del sistema y disminuyen. Con el objeto de reutilizar la energ´ıa regenerada, se propone conectar los enlaces de continua (270V) de todos los drives, como se muestra en la figura 2.7. De esta manera que se obtienen dos importantes beneficios: Cuando alg´ un motor trabaje como generador, la energ´ıa regenerada puede ser absorbida por otro motor sin provocar una sobretensi´on en el enlace de continua. El rectificador s´ olo debe entregar la potencia media de la carga, dejando que un dispositivo almacenador de energ´ıa, bater´ıa y/o s´ uper condensador absorba la los valles de potencia negativa y entregue los picos de potencia a la carga. Para llevar a cabo esto la arquitectura cambia someramente, los motores son accionados mediante inversores, y estos a su vez, son alimentados mediante tensi´on continua. Los motores y est´ an f´ısicamente en lugares distantes, lo que obliga a realizar una distribuci´ on el´ectrica a 270Vdc. ¿Es o no posible distribuir a 270Vdc en aplicaciones aeron´ auticas?

2.1.1.

Distribuci´ on el´ ectrica en aplicaciones aeron´ autica

La distribuci´ on el´ectrica en aeron´autica se realiza principalmente en continua a 28V o en trif´ asica a 115V a 400Hz, sin embargo hoy en d´ıa existe una fuerte tendencia en los nuevos dise˜ nos de aeronaves militares y aeronaves no tripuladas hacia el concepto de avi´ on m´ as el´ectrico (MEA). Por un lado esto es una consecuencia de las sustituciones de los equipos convencionales, que dependen de la neum´atica, mec´ anica e hidr´ aulica, por equipos que dependen de la energ´ıa el´ectrica. Este factor 17

18

Cap´ıtulo 2 – Optimizaci´ on a nivel de arquitectura del sistema

Figura 2.1.

Arquitectura actual del sistema de alimentaci´on

ha provocado aumento de los equipos, que requieren de energ´ıa el´ectrica. Adem´as, estos cambios proporcionan un mejor rendimiento del sistema debido al aumento de la fiabilidad, menor mantenimiento, la eficiencia en la conversi´on de la energ´ıa y la eficiencia total del sistema. Por otro lado, hay un aumento del n´ umero de equipos que dependen de la energ´ıa el´ectrica y forman parte de los diferentes sistemas de la aeronave (avi´ onica, comunicaciones, vigilancia), como por ejemplo: radares, c´amaras de infrarrojos y aparatos de radio electro-´opticos , etc [1–6]. Al incrementar la demanda de energ´ıa el´ectrica en aviones, se ha visto en la necesidad de elevar la tensi´ on de distribuci´on para disminuir el di´ametro y a su vez el peso de los cables de distribuci´on. Por esta raz´on durante la u ´ltima d´ecada en aeron´ autica se ha empezado a utilizar corriente continua en alta tensi´on a 270V ganando cada d´ıa un mayor protagonismo en la distribuci´on el´ectrica de los aviones [4, 5].

2.2.

Estudio de Arquitecturas para el Sistema de Alimentaci´ on

Con el objeto de mejorar el sistema de alimentaci´on actual de reabastecimiento en vuelo, se han estudiado diversas posibles arquitecturas el´ectricas con el fin de optimizar el sistema a nivel de arquitectura en t´erminos de volumen y peso. Las arquitecturas seleccionadas para su an´alisis se muestran en las figuras 2.2 y 2.3 . Estas arquitecturas son denominadas de la siguiente manera: 1B, 1BC, 1C1, 1C2, 2B, 2BC1, 2BC2 y 2C1, donde el prefijo 1 indica que la arquitectura tiene una configuraci´ on en cascada y el prefijo 2 indica que la arquitectura tiene una configuraci´on en paralelo. La letra B y C indican que la arquitectura utiliza como unidad de almacenamiento una bater´ıa y/o un s´ uper condensador respectivamente. Para el dimensionamiento de los elementos en cada arquitectura, es decir, rectificador, convertidor DC-DC, bater´ıa y s´ uper condensador, se ha considerado el siguiente escenario:

2.2

Estudio de Arquitecturas para el Sistema de Alimentaci´ on

Figura 2.2.

Figura 2.3.

19

Arquitecturas de alimentaci´on en cascada

Arquitecturas de alimentaci´on en en paralelo

La potencia media exigida en el perfil de carga mostrado en el cap´ıtulo anterior (figura 1.4) ser´ a suministrada por el rectificador Los picos y valles de potencia ser´an suministrados y absorbidos por la unidad de almacenamiento de energ´ıa. Para todas las arquitecturas se ha dimensionado cada elemento, y a su vez, se ha estimado el peso y el volumen de cada uno de estos elementos de acuerdo al estado del arte en tecnolog´ıas de bater´ıas, s´ uper condensadores y convertidores comerciales en el mundo aeron´ autico. La figura 2.4 muestra un resumen de los resultados de estas estimaciones. La diferencia entre potencia media y potencia pico en esta aplicaci´on es enorme, la potencia media es 7kW y el pico de potencia es 34kW, as´ı al ser el pico de potencia tan

20

Cap´ıtulo 2 – Optimizaci´ on a nivel de arquitectura del sistema

Resumen de los resultados de las estimacions de peso y volumen de las arquitecturas seleccionadas

Figura 2.4.

grande todas las arquitecturas que contienen convertidores que conectan las unidades de almacenamiento con la carga se ven altamente perjudicadas. De esta forma las arquitecturas m´ as favorecidas son la 1B, 1BC y 1C2. La diferencia tanto en peso como en volumen entre las arquitecturas convenientes y las no convenientes es inmensa, lo que significa que sin realizar el estudio de arquitecturas se podr´ıa cometer un error y seleccionar una arquitectura varias veces m´as pesada que la ´optima sin importar el dise˜ no de los convertidores, bater´ıas y s´ uper condensadores. Las arquitecturas seleccionas (1B, 1BC y 1C2) tienen en com´ un que son configuraciones en cascada y adem´ as sus unidades de almacenamiento de energ´ıa est´an directamente conectadas a las cargas, siendo el tipo de unidad de almacenamiento la u ´nica diferencia entre ellas. Entonces para saber si unidad de almacenamiento de energ´ıa que mejor cumple los requisitos del sistema e una bater´ıa, s´ uper condensador o una combinaci´ on de ambos, se han estudiado con m´as detalles cada uno de estas arquitecturas.

2.3.

Unidad de Almacenamiento de Energ´ıa.

Para el almacenamiento de energ´ıa se han estudiado tres alternativas, utilizar super-condensadores, bater´ıas o una combinaci´on de ambos. En esta secci´on se presentar´a el dise˜ no para cada uno de estos elementos y posteriormente simulaciones que permitan el an´ alisis en detalle de cada arquitectura.

2.3

Unidad de Almacenamiento de Energ´ıa.

2.3.1.

21

Dimensionamiento de la Bater´ıa

Para el dise˜ no de la bacteria se utiliz´o el siguiente criterio: La densidad de potencia de una bater´ıa de ion litio es de 1kW/kg, y la densidad de energ´ıa es 70Wh/kg. El sistema es m´ as exigente en t´erminos de potencia que de energ´ıa, esto significa que la bater´ıa debe ser dise˜ nada de acuerdo a la potencia m´axima instant´anea. Suponiendo que la potencia del rectificador es 10kW, la m´axima potencia demandada desde la bater´ıa es 24kW. Considerando la densidad de potencia 1kW/kg, la bater´ıa requerida tiene un peso de 24kg 24kg de bater´ıa equivalen a 24*70Wh = 1680Wh de capacidad. La tensi´on en la salida es 270V, por lo tanto la bater´ıa requerida es de 6Ah a 270V. La corriente en el pico de potencia es 100A, es decir, la descarga m´axima se realizar´ a a 17C, lo que es aceptable para este tipo de bater´ıas.

2.3.2.

Simulaci´ on de la Arquitectura propuesta con Bater´ıa

Para estudiar el comportamiento de la arquitectura con bater´ıa se ha simulado a nivel de sistema la arquitectura completa, con la bater´ıa dise˜ nada y el perfil de carga, la figura 2.5, muestra los resultados de la simulaci´on. En la simulaci´ on el rectificador es controlado en modo corriente y con otro lazo externo el rectificador controla el estado de carga de la bater´ıa (SOC) de forma de mantenerlo en el 70 % de su carga m´axima. La potencia m´axima est´a limitada a 10kW, cuando la potencia de salida es mayor a 10kW, la bater´ıa entrega la potencia restante. En el pico de potencia (34kW) La bater´ıa se descarga s´olo del 70 % a 69 %. Una vez el pico de corriente ha pasado el rectificador contin´ ua entregando 10kW hasta llevar la bater´ıa a su 70 % de su carga nominal. La ca´ıda de tensi´on es de menos de 2V llegando la tensi´ on a 268V lo que en la pr´actica es despreciable considerando la m´ axima ca´ıda de tensi´ on permitida es hasta 250V. Durante el resto de tiempo la bater´ıa no tiene un rol importante ya que toda la potencia requerida por la carga en entregada por el rectificador, salvo en los transitorios y durante la regeneraci´on de energ´ıa (cerca del segundo 500). En esta etapa la energ´ıa regenerada es absorbida por la bater´ıa y su estado de carga comienza a aumentar sobre el 70 %. Durante este tiempo el rectificador deja de entregar energ´ıa haciendo la corriente cero hasta que toda la energ´ıa absorbida por la bater´ıa sea devuelta hacia la carga y su SOC regrese al 70 %. Una vez ocurra esto el rectificador vuelve a operar normalmente entregando la potencia hacia la carga.

2.3.3.

Dimensionamiento del S´ uper Condensador

Para el dise˜ no del s´ uper condensador se utiliz´o el siguiente criterio: Los s´ uper condensadores, al contrario de las bater´ıas, tienen una alta densidad de potencia a cambio de una baja densidad de energ´ıa. La densidad de potencia de un s´ uper condensador es de 5kW/kg y una densidad de energ´ıa es 3Wh/kg.

22

Cap´ıtulo 2 – Optimizaci´ on a nivel de arquitectura del sistema

Figura 2.5.

Simulaci´ on de la arquitectura con bater´ıa como unidad almacenadora

El sistema es m´ as exigente en t´erminos de potencia que de energ´ıa, esto significa que el s´ uper condensador debe ser dise˜ nado de acuerdo a la potencia m´axima instant´ anea. La corriente pico es de 100A, y la tensi´on m´ınima de salida es de 250V, por lo tanto el condensador requerido es:

C=

2s · 100A = 10F 270V − 250V

Por lo tanto el s´ uper condensador requerido es un condensador de 10F a 270V.

2.3

23

Unidad de Almacenamiento de Energ´ıa.

Un condensador de 10F a 270V almacena una energ´ıa de 0,5 · C · V 2 . De acuerdo con la densidad de energ´ıa de estos componentes, el peso del super condensador es el siguiente: 0,5 · C · V 2 0,5 · 10F · 270V 2 = = 34kg Densidad Energ´ıa 3 · 3600Ws/kg

2.3.4.

Simulaci´ on de la Arquitectura Propuesta con S´ uper Condensador

Para estudiar el comportamiento de la arquitectura con s´ uper condensador se ha simulado la arquitectura completa, con el s´ uper condensador dise˜ nado y el perfil de carga, la figura 2.6 muestra los resultados de la simulaci´on. En esta arquitectura el sistema de control varia un poco en comparaci´on a la arquitectura con bater´ıa. En esta arquitectura existen dos lazos de control anidados, en un lazo interno se controla la corriente de salida del rectificador y en un lazo externo se controla la tensi´ on en el condensador donde su consigna es 270V. La potencia del rectificador es limitada a 10kW al igual que en la simulaci´on anterior, cuando la potencia de carga es superior a 10kW, el condensador entrega la potencia restante. Cuando esto sucede la tensi´on en el condensador disminuye, y por ende en el bus de salida tambi´en disminuye. En el pico de 34kW la ca´ıda de tensi´on llega a 250V, como se esperaba de acuerdo al dise˜ no del s´ uper condensador. Cuando se acaba el pico de 34kW, el rectificador contin´ ua entregando la m´axima potencia hasta llevar la tensi´on a 270V en el s´ uper condensador; el sistema tarda 50s en volver a recuperar la tensi´on a 270V. Durante el resto del tiempo el condensador solo entrega o absorbe energ´ıa en los transitorios; salvo en el momento en que la potencia de carga es negativa, en ese momento la potencia regenerada es absorbida completamente por el condensador y el rectificador deja de entregar energ´ıa. Una vez la potencia de carga vuelve a ser positiva toda la energ´ıa absorbida por el s´ uper condensador es devuelta a la carga sin necesidad de desperdiciar esta energ´ıa en resistencias de sobre tensi´on como ocurre los drives actuales.

2.3.5.

Dimensionamiento de Bater´ıa m´ as S´ uper Condensador

La idea de esta arquitectura es repartir potencia entre la bater´ıa y s´ uper condensador en el pico de potencia. Para el dise˜ no de la bater´ıa y s´ uper condensador se utiliz´ o el siguiente criterio: Una bater´ıa de 2Ah puede entregar una corriente de hasta 40A. El peso de una bater´ıa de 2Ah a 270V es de 11kg Entonces los restantes 60A deben ser entregados por el s´ uper condensador durante 2s, donde la ca´ıda de voltaje no debe superar los 20V(270-250V). C=

2s · 60A = 6F 270V − 250V

El peso de un s´ uper condensador de 6F a 270V es de 20kg

24

Cap´ıtulo 2 – Optimizaci´ on a nivel de arquitectura del sistema

Figura 2.6. Simulaci´ on del la arquitectura utilizando un supercondensador como unidad almacenadora

2.3

Unidad de Almacenamiento de Energ´ıa.

25

Simulaci´ on del la arquitectura utilizando una bater´ıa y super condensador como unidad almacenadora Figura 2.7.

En resumen, el peso en unidades de almacenamiento para esta topolog´ıa e de 31kg, adem´ as de la circuiter´ıa necesaria para limitar la corriente m´axima de la bater´ıa.

2.3.6.

Simulaci´ on de la Arquitectura Propuesta con Bater´ıa m´ as S´ uper Condensador

Al igual que para las arquitecturas anteriores se ha simulado la arquitectura con bater´ıa m´ as s´ uper condensador, en la figura 2.7 se muestran los resultados de la simulaci´ on Como se ve en la figura 2.7 en el momento del pico de 34kW, la bater´ıa entrega

26

Cap´ıtulo 2 – Optimizaci´ on a nivel de arquitectura del sistema

una corriente de 40A y el resto de corriente requerida por la carga es entregada por el condensador. Luego del pico de potencia, el sistema tarda 10s en llevar nuevamente la tensi´on cerca de los 270V (269V), as´ı con una combinaci´on de bater´ıa y s´ uper condensador el sistema necesita 5 veces menos tiempo en volver al punto de operaci´on que en la arquitectura con solo s´ uper condensadores. Esto permitir´ıa un eventual segundo pico de 34kW luego de 10s. Durante el resto del tiempo, la bater´ıa y el s´ uper condensador se reparten la corriente en los transitorios y la tensi´on del bus de salida permanece en 270V con leves deviaciones en los transitorios. En el momento de regeneraci´ on, la mayor parte de la energ´ıa regenerada es almacenada en la bater´ıa, ya que su integral de corriente negativa es mayor. Esto se debe a tiene una mayor capacidad de almacenamiento de energ´ıa a una misma desviaci´on de tensi´on que el s´ uper condensador.

2.3.7.

Resumen de las Unidades de Almacenamiento

La tabla 2.1 muestra un resumen con los datos m´as importante de los resultados obtenidos de la estimaciones de peso y de las simulaciones de las arquitecturas seleccionadas. Resumen de resultados de peso de las unidades de almacenamiento de energ´ıa para las tres arquitecturas estudiadas. Storage Unit Capacity Weight Voltage Drop Over Voltage Battery 6Ah 24kg 268V 271V µCapacitor 3F 10 kg 205V 285V µCapacitor 10F 34 kg 250V 271V Batt+µCap 2Ah,6F 11+20kg 250V 275V Tabla 2.1.

El resumen muestra un dise˜ no con un s´ uper condensador de 3F, el cual si bien es por lejos el menos pesado, no es suficiente para cumplir con el l´ımite de ca´ıda de tensi´on. Con este s´ uper condensador el peso ganado no compensa los beneficios de tener un bus de continua en principio interno que cumpla con los est´andares aeron´auticos, que en un futuro pueda ser utilizado en otras aplicaciones dentro del avi´on. Entre la arquitectura con bater´ıa y la con s´ uper condensador, claramente la mejor opci´on es la bater´ıa, ya que adem´ as de ser 10kg m´as liviana, tiene la ventaja que luego del pico de potencia 34kW el estado de carga de la bater´ıa cambia solo marginalmente lo que permitir´ıa otra eventual descarga de 34kW sin necesidad de esperar tiempo a que el sistema vuelva al punto normal de trabajo, como ocurre con el s´ uper condensador. Entre la soluci´ on con bater´ıa o con bater´ıa m´as s´ uper condensador, la mejor opci´on sigue siendo con bater´ıa por simplicidad, ya que la otra arquitectura adem´as de tener m´as elementos, se le debe incluir la electr´onica para poder limitar la corriente de la bater´ıa, lo cual incrementa el peso, complejidad y p´erdidas del sistema.

Cap´ıtulo 3

´ Y OPTIMIZACION ´ SELECCION DE LA TOPOLOG´IA DEL SISTEMA

3.1.

Rectificador Activo

Hasta el momento el rectificador considerado es un puente de diodos, lo que significa que el rectificador no es controlado, es por esto que se necesita un convertidor continua a continua que regule la potencia del rectificador, para as´ı dejar que las unidades de almacenamiento entreguen energ´ıa en los picos de potencia. Adicionalmente en la entrada del rectificador puente de diodos se necesita un filtro LC que permita tener un THD admisible en aplicaciones aeron´auticas. En [7–9] muestran como dise˜ nar estos filtros para tener un THD menor al 5 % que es lo que se exige en aplicaciones aeron´ auticas. Sin embargo el factor de potencia es mermado y puede llegar a ser menor a 0.8, lo que no es admisible. Para resolver todos estos problemas en conjunto se propone cambiar el puente de diodos y convertidor continua a continua a un rectificador trif´asico activo que, controle la potencia de entrada y la energ´ıa en la unidad de almacenamiento, permita un THD menor al 5 % y un factor de potencia superior al 95 %. Qu´e tipo de convertidor activo se discutir´ a m´ as adelante en la presente tesis.

3.2.

Familias de Rectificadores Activos

En la figura 3.2(b) las dos grandes familias de rectificadores activos, los reductores (buck) y los elevadores (boost) [10, 11]. Dentro del grupo de los reductores los m´ as utilizados son el bidireccional de 6 switches y el unidireccional de 3 switches. Por otro lado dentro de la familia de los elevadores los m´as importantes son el bidireccional de 6 switches y el unidireccional de 3 switches o rectificador Viena. Las topolog´ıas de estos rectificadores se muestran en la figura 3.1. En esta aplicaci´ on se necesita un rectificador que convierta una tensi´on trif´asica de 115V eficaz fase a neutro a una frecuencia de 400Hz en una tensi´on continua de 270V, cabe destacar que esta relaci´on 115V en la entrada y 270V en la salida es la que se obtiene directamente con un rectificador puente de diodos. Al ser los rectificadores activos elevadores o bien reductores se debe necesariamente 27

28

Cap´ıtulo 3 – Selecci´ on y optimizaci´ on de la topolog´ıa del sistema

Figura 3.1.

Topolog´ıas de rectificadores tipo boost y tipo buck

(a) Configuraci´ on en dos etapas, (b) rectificadores trif´asicos activos tipo buck y tipo boost

Figura 3.2.

optar por una topolog´ıa de dos etapas 3.2(a), ya que con una red trif´asica de 115V un rectificador activo tipo elevador generar´a en la salida una tensi´on superior a 270V, asimismo un rectificador activo tipo reductor generar´a una tensi´on de salida inferior a 270V. Como se muestra en la figura 3.2(a) con un rectificador tipo buck se obtiene una tensi´ on continua de 200V, en una segunda etapa se eleva esta tensi´on con un convertidor de continua a continua a 270V. Por otro lado, con un rectificador tipo boost se obtiene una tensi´ on continua 400V y en una segunda etapa se baja la tenci´on a 270V con un convertidor reductor.

3.3

Rectificadores bidireccionales

29

Para analizar y averiguar cu´al de estas configuraciones, un rectificador buck m´ as un DCDC boost o un rectificador boost m´as un DC-DC buck, es la que mejor cumple los requisitos del sistema, se analizar´an primero los rectificadores bidireccionales de 6 switches y posteriormente los unidireccionales de 3 switches .

3.3.

Rectificadores bidireccionales

Las topolog´ıas bidireccionales son ampliamente las m´as utilizadas aplicaciones industriales, especialmente la topolog´ıa elevadora, ya que al ser bidireccionales pueden trabajar como rectificador o inversor. En particular en accionamiento de maquinas el´ectricas donde las cargas act´ uan como motores y generadores presentan la gran ventaja de poder regenerar energ´ıa hacia la red. Aplicaciones en donde se puede encontrar este tipo topolog´ıas son por ejemplo montacargas, gr´ uas, elevadores y UPS [11–14] Si bien en nuestra aplicaci´on existe regeneraci´on de energ´ıa, cuando ambos aviones est´ an acoplados, esta energ´ıa no se puede devolver hacia la red ya que los est´andares aeron´ auticos no los permiten. Por lo tanto esta ventaja de los rectificadores bididirecciones sobre los unidirecciones no aplica en nuestra aplicaci´on en particular. El rectificador elevador es un convertidor fuente de tensi´on de dos niveles ( +V dc/2 y −V dc/2). El rectificador reductor es un convertidor fuente de corriente tambi´en de dos niveles (+Idc y −Idc).

3.4.

Rectificadores unidireccionales

Este tipo de convertidores son utilizados en la actualidad como un reemplazo de un rectificador de diodos convencionales para proporcionar un factor de potencia unitario, reducci´ on del THD en corriente alterna y una tensi´on continua regulada de salida [11]. El rectificador elevador es un convertidor fuente de tensi´on de tres niveles ( +V dc/2, 0 y −V dc/2). El rectificador reductor es un convertidor fuente de corriente tambi´en de tres niveles (+Idc, 0 y −Idc). Al tener estos convertidores un nivel m´ as de tensi´ on y corriente que sus versiones bidireccionales, sus filtros de entrada son notoriamente m´ as peque˜ nos en peso y volumen. Por lo tanto como las topolog´ıas unidireccionales presentan una mayor densidad de potencia que sus versiones bidirecciones, son las m´as apropiadas en nuestra aplicaci´on.

3.5.

Comparaci´ on entre las topolog´ıas unidireccionales con convertidores DC-DC.

Un estudio acabado de las dos topolog´ıas que nos interesa incluido el convertidor DC-DC es mostrado en las referencias [15, 16]. Para analizar y posteriormente elegir la topolog´ıa nos basaremos es el estudio realizado en estos art´ıculos. La figura 3.3 muestra las topolog´ıas a analizar, en (a) se muestra la topolog´ıa rectificador trif´ asico unidireccional tipo buck m´as un boost continua a continua, cabe destacar que ambos convertidores comparten los inductores L0+ y L0− , estos corresponden al filtro de salida del rectificador buck y al inductor de entrada del boost.

30

Cap´ıtulo 3 – Selecci´ on y optimizaci´ on de la topolog´ıa del sistema

(a)Topolog´ıa rectificador trif´asico tipo buck m´as boost DC-DC, (b)Topolog´ıa rectificador trif´ asico tipo boost m´as buck DC-DC

Figura 3.3.

En la figura 3.3(b) se muestra la topolog´ıa completa de rectificador unidireccional trif´asico tipo boost m´ as un buck de dos fases continua a continua. Para asegurar un balance entre densidad de potencia y eficiencia total del sistema similar para ambas topolog´ıas se han tomado en cuenta las siguientes consideraciones en el dise˜ no de los convertidores: La comparaci´ on entre ambas topolog´ıas se realiza en tres par´ametros, eficiencia total del sistema, peso y volumen y aspectos del sistema.

3.5.1.

Comparaci´ on en eficiencia

En la figura 3.4 se muestra la comparaci´on de eficiencia de ambas topolog´ıas a diferentes tensiones de salida. A baja tensi´on de salida la topolog´ıa boost+buck presenta una mejor eficiencia, sin embargo a alta tensi´on de salida la configuraci´on buck+boost presenta mejor eficiencia. En nuestra aplicaci´on la tensi´on de salida es

3.5

Comparaci´ on entre las topolog´ıas unidireccionales con convertidores DC-DC.

Figura 3.4.

31

Comparaci´ on de la eficiencia total de ambas topolog´ıas [15, 16]

(a) Configuraci´ on en dos etapas, (b) rectificadores trif´asicos activos tipo buck y tipo boost [15, 16] Figura 3.5.

fija a 270V por lo que en t´erminos de eficiencia ambas topolog´ıas presenta desempe˜ nos similares.

3.5.2.

Comparaci´ on en peso y volumen.

El peso y volumen de los rectificadores corresponden principalmente a los componentes pasivos y los disipadores. Como las eficiencias de ambos sistemas son similares, sus p´erdidas tambi´en son pr´ acticamente las mismas por consiguiente el pesos y volumen de sus disipadores son iguales. Para resaltar las diferencias de ambas topolog´ıas, los disipadores no est´an incluidos en comparaci´ on mostrada en la figura 3.5. La topolog´ıa buck+boost es m´as ventajosa sobre la boost+buck debido al peso y volumen de los componentes pasivos de potencia. Esto debido al gran n´ umero de inductores que requiere la topolog´ıa boost+buck donde

32

Cap´ıtulo 3 – Selecci´ on y optimizaci´ on de la topolog´ıa del sistema

los inductores del filtro de entrada son comparables a los inductores almacenadores de energ´ıa en la topolog´ıa buck+boost (L0+ y L0 ). Adem´as los condensadores en el DC-link de la topolog´ıa boost+buck son relativamente grande en comparaci´on con los condensadores del filtro de entrada de la topolog´ıa buck+boost. Es importante destacar que para esta comparaci´on el peso y volumen de los filtro EMI no han sido incluidos, y en principio el filtro de la topolog´ıa boost+buck es m´as peque˜ no que la buck+boost, sin embargo esta diferencia no es en ning´ un caso la suficiente como para que se inviertan los resultados mostrados en 3.5.

3.5.3.

Aspectos del sistema.

Adem´ as de la eficiencia, peso y volumen tambi´en los sistemas han sido contrastados en t´erminos de complejidad en cuanto al n´ umero de componentes y al control. La tabla 3.1 resume el n´ umero de elemento que compone cada topolog´ıa. La topolog´ıa buck+boost presenta menor n´ umero de transistores de potencia y de diodos. En t´erminos de complejidad en el control el rectificador tipo buck es m´as sencillo gracias a que es un convertidor fuente de corriente y por ende no requiere un lazo interno de corriente. Otro beneficio importante de la topolog´ıa buck+boost es que tiene una encendido directo sin necesidad de circuitos de precarga de los condensadores del DC-link. En ambas topolog´ıas se puede limitar la corriente en caso de que exista un cortocircuito en la salida, adem´ as ambas topolog´ıas trabajan con factor de potencia unitario incluso cuando la red est´ a altamente desbalanceada. N´ umero de componentes necesarios para la realizaci´on de las topolog´ıas buck+boost y boost+buck respectivamente. Elemento Buck+Boost Boost+Buck Transistores de Potencia 4 5 Diodos 13 20 Condensadores de almacenamiento 1 3 Inductores de almacenamiento 2 2 Sensores de Voltaje 3 4 Sensores de Corriente 1 3 Tabla 3.1.

3.5.4.

Resumen de la comparaci´ on

En t´erminos de eficiencia ambas topolog´ıas tienen desempe˜ nos equivalentes. La densidad de potencia de la topolog´ıa buck+boost es el doble de la topolog´ıa boost+buck cuando no se incluye el filtro EMI, adem´as la topolog´ıa buck+boost es menos compleja en t´erminos del n´ umero de semiconductores y elementos pasivos, y no necesita ning´ un circuito de precarga. Por todas estas razones la topolog´ıa m´as conveniente en nuestra aplicaci´ on es el rectificador trif´asico tipo buck.

3.6

Rectificador Trif´ asico tipo Buck de Alta Eficiencia.

3.6.

33

Rectificador Trif´ asico tipo Buck de Alta Eficiencia.

Hasta el momento solo se ha considerado el rectificador unidireccional tipo buck con tres switches controlados, sin embargo existe otra versi´on con seis switches controlados de mayor eficiencia, la figura 3.6 muestra ambas topolog´ıas. La mayor ventaja del la topolog´ıa con tres switches en contraste con la de seis switches es que con un s´ olo switch se puede obtener corriente de entrada positiva, negativa y cero dependiendo de la tensi´on de entrada del rectificador. En la versi´on de seis switches, seg´ un la tensi´on de entrada se debe conmutar el switch de la rama positiva o negativa lo que en principio complica un poco el control, sin embargo en esta ultima topolog´ıa la corriente circula en la ida por el MOSFET y un diodo, y en la vuelta por otro MOSFET y diodo; por otro lado, en la versi´on con tres MOSFETs la corriente circula en la ida por el MOSFET y dos diodos, al igual que en el retorno de la corriente. Por lo tanto la topolog´ıa de seis switches tiene menores p´erdidas por conducci´ on lo que la hace m´ as eficiente. Para la optimizaci´ on a nivel topolog´ıa se han considerado ambas topolog´ıas, sin

(a) Rectificador trif´asico unidireccional de tres switches. (b) Rectificador trif´ asico unidireccional tipo buck de alta eficiencia. Figura 3.6.

34

Cap´ıtulo 3 – Selecci´ on y optimizaci´ on de la topolog´ıa del sistema

embargo, en cualquier caso la topolog´ıa entre ambas es la m´as eficiente.

3.7.

Aislamiento El´ ectrico.

Dentro de las especificaciones existe la necesidad de aislamiento galv´anico entre la entrada (AC) y la salida del rectificador (DC), para cumplir este requisito es necesario introducir un transformador; este transformador puede ser situado en la entrada del rectificador, o bien en el convertidor de continua a continua. La figura 3.7 ilustra como serian las topolog´ıas con los transformadores. Al posicionar el transformador en la entrada del rectificador 3.7(a), el transformador no s´ olo permite la aislaci´ on sino que tambi´en eleva tensi´on de entrada al rectificador lo suficiente para prescindir el convertidor DC-DC elevador. A pesar de la simplicidad de esta topolog´ıa tiene un gran inconveniente el cual es el peso y volumen del transformador ya que este es de baja frecuencia, por lo que sin mayor an´alisis se desestima esta opci´ on. Una segunda opci´ on es incluir el transformador en convertidor DC-DC, en la literatura existen varios tipos de convertidores con transformador como por ejemplo el Full brigde, Half-brigde, Push-Pull, Flyback, Forward etc. De acuerdo al nivel de potencia de la aplicaci´ on (10kW) de entre todos estos convertidores se ha decidido utilizar el Full brigde. La topolog´ıa del sistema completo con el rectificador y convertidor DC-DC se muestra en la figura 3.7(b); en esta configuraci´on el transformador es de alta frecuencia, del orden de los cientos de kHz por lo que este es considerablemente

400Hz EMI Filter

Isolation

60-180kHz EMI Filter

Isolation Figura 3.7. (a) Rectificador trif´ asico tipo buck de alta eficiencia con transformador a 400Hz. (b) Rectificador trif´ asico tipo buck de alta eficiencia con transformador en el convertidor DCDC.

3.8

Topolog´ıa multi-celda

35

menor en peso y volumen que su equivalente de baja frecuencia.

3.8.

Topolog´ıa multi-celda

Incluyendo el aislamiento se abre la posibilidad dividir el convertidor de 10kW en dos o m´ as convertidores en paralelo, de esta forma se obtienen varios beneficios como por ejemplo, se aumenta la fiabilidad del sistema debido a que si alg´ un MOSFET o diodo falla, se desactiva la correspondiente celda, el sistema entra en modo degradado, no puede entregar la potencia nominal pero s´ı una fracci´on importante de ella. Al poner rectificadores en paralelo el filtro de entrada se ve altamente beneficiado, ya que los niveles de corriente de entrada se aumentan en dos por cada rectificador adicional, es decir con dos rectificadores en paralelo la corriente de entrada obtenida tiene 5 niveles y con tres en paralelo se obtienen 7 niveles de corriente. Los m´ ultiples niveles se obtienen la entrelazar las corrientes de entradas de los convertidores desfasando las se˜ nales portadoras en la generaci´on de las PWM. En la figura 3.8(a) se muestra la corriente punzante de tres niveles obtenida con un rectificador, en 3.8(b) se muestra el espectro de esta corriente donde se puede destacar que el primer arm´ onico corresponde a la frecuencia de conmutaci´on, en este caso 60kHz, la magnitud de este arm´onica es 178dbµV. En la figura 3.9(a) se muestra la corriente punzante de cinco niveles obtenida con dos rectificador, en 3.9(b) se muestra el espectro de esta corriente donde se puede destacar que el primer arm´ onico corresponde a dos veces la frecuencia de conmutaci´on 120kHz, la magnitud de este arm´onica continua siendo 178dbµV. Sin embargo este es el mejor escenario en el cual ambos rectificadores se reparten exactamente la misma cantidad de carga, lo cual puede ser muy dif´ıcil de lograr, para analizar un escenario m´ as realista se ha simulado el sistema incorporado un desbalance entre ambos rectificadores. La figura 3.10 muestra la corriente y su espectro cuando los rectificadores est´an desbalanceados, en el espectro aparece una componente en 60kHz la cual puede afectar o no en el dise˜ no del filtro de entrada dependiendo de la magnitud del desbalance de carga.

36

Cap´ıtulo 3 – Selecci´ on y optimizaci´ on de la topolog´ıa del sistema

60

40

20

0

−20

−40

−60 0

0.5

1

1.5

2

2.5 −3

x 10

180 Current spectrum MIL−STD−461E CISPR 22 Class A CISPR 22 Class B

160

dB µ V

140

120

100

80

60

40 4 10

5

6

10

10

7

10

frequency Hz

Figura 3.8. (a)Forma de onda de la corriente conmutada de tres niveles correspondiente

a un rectificador trif´ asico de tres niveles.(b) Espectro de la corriente de tres niveles conmutada.

3.8

37

Topolog´ıa multi-celda

60

40

20

0

−20

−40

−60 0

0.5

1

1.5

2

2.5 −3

x 10

180 Current spectrum MIL−STD−461E CISPR 22 Class A CISPR 22 Class B

160

dB µ V

140

120

100

80

60

40 4 10

5

6

10

10

7

10

frequency Hz

(a)Forma de onda de la corriente conmutada de cinco niveles correspondiente a dos rectificadores trif´asicos de tres niveles en paralelo.(b) Espectro de la corriente de cinco niveles conmutada. Figura 3.9.

38

Cap´ıtulo 3 – Selecci´ on y optimizaci´ on de la topolog´ıa del sistema

60

40

20

0

−20

−40

−60 0

0.5

1

1.5

2

2.5 −3

x 10

180 Current spectrum MIL−STD−461E CISPR 22 Class A CISPR 22 Class B

160

dB µ V

140

120

100

80

60

40 4 10

5

6

10

10

7

10

frequency Hz

(a)Forma de onda de la corriente conmutada de cinco niveles correspondiente a dos rectificadores trif´ asicos de tres niveles en paralelo desbalanceados.(b) Espectro de la corriente de cinco niveles conmutada cuando los rectificadores est´an desbalanceados.

Figura 3.10.

3.9

Optimizaci´ on de la topolog´ıa en cuanto n´ umero de celdas

3.9.

39

Optimizaci´ on de la topolog´ıa en cuanto n´ umero de celdas

Como se mencion´ o en la secci´on anterior, al dividir el convertidor en varios convertidores m´ as peque˜ nos trabajando en paralelo se consiguen varias ventajas, las cuales deben ser cuantificadas para encontrar la configuraci´on ´optima. Para llevar a cabo la cuantificaci´on se ha estimado el filtro de entrada (EMI Filter), rectificador (Rectifier) en dos versiones la con tres y con seis transistores (3 SW y 6 SW respectivamente), Full-Bridge en dos versiones, la alimentada en corriente (CF) y la alimentada en tensi´ on (VF). La tabla 3.2 un resumen de las estimaciones para una celda, dos celda (dos convertidores en paralelo) y tres celdas (tres convertidores en paralelo). El rectificador de seis transistores presenta siempre una mejor eficiencia que su versi´ on de tres transistores. Con una configuraci´ on con una celda los convertidores DC-DC se ven muy afectados en peso, por lo que se desestima una celda. Al pasar a dos celdas el pose de los componentes disminuye considerablemente, de hecho el DC-DC VF disminuye en un 70 %, adem´ as las p´erdidas en el rectificador de 6 SW disminuyen en un 15 %, en el resto de los elementos las p´erdidas se mantienen sin mayor variaci´on. Al pasar de dos a tres celdas no hay mayor variaci´on en p´erdidas y peso en todos los componentes, salvo en el filtro ya que disminuye sus p´erdidas en un 40 %, en cuanto al n´ umero de MOSFETs y diodos en el rectificador estos disminuyen ya que con dos celdas es necesario utilizar al menos dos MOSFTEs en paralelo para disminuir la perdidas y evitar que la temperatura de este se eleve por sobre la establecida en est´ andares aeron´ auticos (l´ımite est´a en 112C con una temperatura ambiente de 70C). Por lo tato la fiabilidad de la topolog´ıa con 3 celdas es mayor que la con dos celdas. Adem´ as la topolog´ıa con 3 celdas tiene una ventaja adicional en cuanto a la fiabilidad, si una celda falla el sistema puede seguir entregando el 66 % de la potencia nominal con lo que se puede cubrir gran parte del perfil de carga 1.4, a diferencia de la topolog´ıa de dos celdas en la s´ olo quedar´ıa disponible el 50 % del la potencia nominal. Por lo tanto la topolog´ıa escogida es una de tres celdas, con un filtro de entrada de dos etapas, los rectificadores son tipo buck de 6 transistores y los convertidores de continua a continua full-bridge alimentado en corriente, la figura 3.11 muestra la topolog´ıa completa (sin el filtro de entrada).

40

Cap´ıtulo 3 – Selecci´ on y optimizaci´ on de la topolog´ıa del sistema

Resumen de caracter´ısticas de la topolog´ıa a implementar. Element Type Weight Losses MOSFETs Diodes EMI Filter 3 Stages 4.3kg 79W Rectifer 3 SW 1.5kg 545W 18 26 Rectifer 6 SW 1.54kg 470W 18 14 DC-DC VF 5.3kg 241W 24 12 DC-DC CF 5.3kg 190W 21 12 EMI Filter 3 Stages 2.5kg 65W Rectifer 3 SW 1.0kg 557W 18 26 Rectifer 6 SW 1.0kg 404W 24 14 DC-DC VF 1.6kg 252W 32 12 DC-DC CF 4.1kg 185W 26 12 EMI Filter 2 Stages 2.9kg 38W Rectifer 3 SW 1.0kg 521W 18 39 Rectifer 6 SW 1.04kg 400W 18 21 DC-DC VF 1.4kg 256W 36 12 DC-DC CF 2.5kg 203W 27 12

Tabla 3.2.

Cell

1 Cell

2 Cell

3 Cell

3.10.

Simulaci´ on del rectificador de tres celdas

Para la simulaci´ on del convertidor se ha utilizado el software PSIM, este es un software de circuitos el´ectricos especializado en electr´onica de potencia. Las principales ventajas son su simplicidad y versatilidad. El rectificador tipo buck tiene una modulaci´ on particular, con PSIM esta modulaci´on se puede realizar mediante leguaje en C, como se realiza en un procesador digital de se˜ nales, esto facilita enormemente el traslado del c´ odigo desde el simulador hacia la plataforma de pruebas. Para la simulaci´ on se consideraron tres rectificadores, cada uno de ellos trif´asicos, en paralelo como muestra la 3.11. La figura 3.12(a) muestra la corriente en una de los inductores de continua, en ella se ve la forma diente de sierra de la corriente y una componente de baja frecuencia en la envolvente de la corriente. Esta componente de baja frecuencia es generada por la tensi´on en el diodo de libre circulaci´on, como se aprecia en la figura 3.12(b) cuando el diodo no conduce el diodo debe soportar la m´axima tensi´ on instant´ anea la que desde luego contiene una componente de baja frecuencia. La figura 3.12(c) muestra las se˜ nales de gobierno de los MOSFETs, en ella s´olo se muestran tres se˜ nales para los seis MOSFETs, esto se debe a que solo se necesitan estas tres se˜ nales desde el DSP, con simple hardware cada una de estas se˜ nales de transforman en dos dependiendo del signo de la tensi´on de cada rama. Como se puede ver en esta figura en cada periodo de conmutaci´on s´olo dos MOSFETs conmutan, el restante permanece encendido durante todo el periodo. La figura 3.13(a) muestra la forma de onda la corriente de red y su correspondiente tensi´on de red, como se aprecia la corriente es sinusoidal, y el factor de potencia es pr´acticamente unitario. La figura 3.13(b) se muestra la corriente conmutada antes del filtro, como se ve esta tiene 7 niveles de corriente, estos niveles son generados gracias al entrelazado de corriente en los tres rectificadores en paralelo, cada uno de estos

3.10

Simulaci´ on del rectificador de tres celdas

41

Topolog´ıa complete propuesta, la cual incluye tres rectificadores trif´asicos tipo buck de seis MOSFTES m´as tres Full-bridge alimentados en tensi´on Figura 3.11.

rectificadores tiene una corriente de tres niveles como se ve en la figura 3.13(c), en esta figura se puede ver tambi´en el entrelazado en las corrientes al desfasar 2π/3 unas de otras.

42

Cap´ıtulo 3 – Selecci´ on y optimizaci´ on de la topolog´ıa del sistema

Figura 3.12. Resultados de simulaci´ on. (a) Corriente en uno de los inductores. (b) Tensi´on en el diodo de libre circulaci´on. (c) Se˜ nales de gobierno de los MOSFETs

3.10

Simulaci´ on del rectificador de tres celdas

43

Resultados de simulaci´on. (a) Corriente y tension de linea. (b) Corriente conmutada de 7 niveles demandada por el rectificador sin filtrar. (c) Corriente conmutada de 3 niveles en las tres celdas con entrelazado entre ellas Figura 3.13.

44

Cap´ıtulo 3 – Selecci´ on y optimizaci´ on de la topolog´ıa del sistema

Cap´ıtulo 4

´ ANALISIS DEL RECTIFICADOR TIPO BUCK

4.1.

Rectificador trif´ asico tipo buck

Este rectificador fue inventado en el 2000 [17], y desde su comienzo ha sido muy utilizando en publicaciones tanto en congresos como revistas. Entendiendo que dentro la topolog´ıa seleccionada la parte m´as interesante es el rectificador se realizar´a un an´ alisis de esta topolog´ıa

4.2.

Principio de operaci´ on

4.2.1.

Suposiciones

Para el siguiente an´ alisis se tomar´an en cuenta las siguientes suposiciones Las tensiones en los condensadores de entrada son sinusoides puras, es decir: vR,N = VˆN cos(ωN t), vS,N = VˆN cos(ωN t − 2π/3), vT,N = VˆN cos(ωN t − 4π/3), Estas tres ecuaciones pueden ser descritas en una sola ecuaci´on vectorial ~vN = Vˆn exp(jφN ) donde φN = ωN t y ωN es la frecuencia angular de la red. La corriente en el inductor y la tensi´on en el condensador de salida son constantes

4.3.

Estados de Conducci´ on.

Para el estudio de los estados de conducci´on, en un periodo de la frecuencia fundamental se divide en 12 sectores los cuales son definidos de la siguiente forma: 45

46

Cap´ıtulo 4 – An´ alisis del Rectificador tipo Buck

Figura 4.1.

Topolog´ıas de rectificadores tipo boost y tipo buck

Sector 1 : vR > 0 > vS > vT

Sector 7 : vT > vS > 0 > vR

Sector 2 : vR > vS > 0 > vT

Sector 8 : v,T > 0 > vS > vR

Sector 3 : vS > vR > 0 > vT

Sector 9 : vT > 0 > vR > vS

Sector 4 : vS > 0 > vR > vT

Sector 10 : vT > vR > 0 > vS

Sector 5 : vS > 0 > vT > vR

Sector 11 : vR > vT > 0 > vS

Sector 6 : vS > uT > 0 > uR

Sector 12 : vR > 0 > vT > vS

Para lograr un mejor entendimiento de los sectores en la figura 4.1 se muestra visualmente cada uno de estos sectores en fuci´on de las tensiones de entrada. Dada la simetr´ıa del sistema se proceder´a al an´alisis exhaustivo de todos los estados de conmutaci´ on para el sector 1. Para los dem´as sectores el an´alisis es equivalente. El siguiente an´ alisis se analizan todos los posibles estados de conmutaci´on del rectificador, para la formaci´ on del espacio vectorial deseado de la corriente de entrada, de la que se derivan finalmente los ciclos de trabajo r. Para ilustrar las relaciones de una tensi´ on de entrada se considera la siguiente situaci´on vR > 0 > vS > vT (sector 1, ver figura 4.2). Debido a la simetr´ıa de las tensiones de entrada y la misma estructura de las tres fases de las condiciones de entrada del convertidor anal´ogico prevalecer´ a para los dem´ as sectores. Para mayor claridad, se discutir´an aqu´ı s´olo en el sector 1 ya que para los dem´ as sectores las conclusiones son equivalentes En principio, existen 23 = 8 posibles estados de conmutaci´on, cada uno de estos estados tiene asociado un circuito el´ectrico diferente en el cual la distribuci´on de corrientes depender´ a de la tensi´ on de la red. Con el estado sj = (000), es decir, todos los transistores apagados, todas las corrientes de entrada son iguales a cero, la corriente continua circula por el diodo de

4.3

Estados de Conducci´ on.

Figura 4.2.

tipo buck.

47

Recopilaci´ on de todos los estados de conducci´on posibles en el rectificador

48

Cap´ıtulo 4 – An´ alisis del Rectificador tipo Buck

libre circulaci´ on (ver la figura 4.2(a)). El vector de corriente de entrada es: irec,(000) = 0 Adem´ as del estado irec,(000) = 0, tambi´en para los estados sj = (100) = (010) = (001) la corriente de entrada tambi´en es cero, debido a que al estar solo un transistor encendido, la corriente de entrada tiene camino de ida o bien de regreso pero no ambos, por lo tanto con existe transferencia de energ´ıa desde la red alterna hacia las cargas continuas. Como en el estado anterior el diodo de circulaci´on permite la conducci´ on de corriente continua (ver Figura 4.2 (b) - (d)). El vector de corriente de entrada es: irec,(100) = irec,(010) = irec,(001) = 0 Para el resto de los estados al estar dos o los tres transistores est´an cerrados, si existe un circuito el´ectrico cerrado donde puede circular corriente. Cuando el interruptor de la fase R y S est´ an encendidos sj = (110), la corriente circula por la fase R y regresa por la fase S, debido a que VR > VS . Con la definici´ on del espacio vectorial 2 irec = (irec,R + ej2π/3 · irec,S + ej4π/3 · irec,T ) 3 considerando que para el estado sj = (110), la corriente de entrada es irec,R = I y irec,S = −I se obtiene el siguiente vector 2 irec,(110) = I · √ e−jπ/6 3 An´alogamente, para sj = (011), es decir, con los transistores de las fases S y T encendidos (v´ease la figura 4.2(f)) el espacio vectorial de corriente obtenido es el siguiente 2 irec,(011) = I · √ j, 3 debido a la vS > vT crea un flujo de corriente de fase en fase S y T , una tensi´on del circuito intermedio v = vS − cT . Los dos u ´ltimos estados de conmutaci´on sj = (101) = (111) generan el mismo vector de corriente de entrada (v´ease la Figura 4.2(g) - (h)), esto debido a que vS > vT pot lo tonto el diodo Ds,− queda polarizado inversamente, por lo tanto aunque incluso el transistor de la fase S est´e cerrado, no circula corriente atreves de ´el. El espacio vectorial obtenido con ambos estados de conducci´on es el siguiente 2 irec(101) = irec(111) = I · √ ejπ/6 3 Por lo tanto, con los ocho posibles estados de conmutaci´on se analizados se concluye que:

4.4

Modulaci´ on Vectorial

49

Figura 4.3. Representaci´ on de los vector espaciales disponibles en el sector 1 y la formaci´ on del espacio vectorial de corriente deseado i∗rec .

Con cuatro estados de conmutaci´on (sj = (000)(100)(010), (001)) la corriente de entrada es cero y la corriente en el inductor de continua circula atreves del diodo de libre circulaci´on. Para los otros cuatro estados de conmutaci´on (sj = (110), (011), (101), (111)) hay un flujo de corriente entre el lado de corriente alterna y el lado corriente continua, se suministra energ´ıa hacia el lado de corriente continua. Por lo tanto, estos cuatro estados en adelante, los estados activos.

4.4.

Modulaci´ on Vectorial

El espacio vectorial de las tensiones de los condensadores de filtro vC , como se mencion´ o antes, en una primera aproximaci´on, el voltaje de entrada del espacio de ˆN , la vector con el ´ angulo de fase φn = ωn ·t y una amplitud igual a la amplitud de la U fase de tensiones de red equivalente a vC ≈ vN (2,3). Ahora, la corriente de red deseada en el espacio vectorial es i∗N . Si, como se mencion´o anteriormente, el cambio de fase del filtro de entrada se desprecia, entonces el componente de frecuencia fundamental del vector de entrada actual espacio i∗rec , (1) es exactamente igual a la actual red de espacio vectorial i∗N . El ´ angulo de fase actual y el φC1 cantidad, es decir, la amplitud ∗ , (1) o red de la actual fase de la fase de entrada del rectificador de corriente de Irec ∗ fundamental IN , (1) se establecen de forma directa utilizando el vector de espacio disponible.

50

Cap´ıtulo 4 – An´ alisis del Rectificador tipo Buck

En la figura 4.3, se muestra una representaci´on gr´afica del espacio de los estados disponibles en el sector 1. El vector de corriente deseado se construye mediante los vectores de corriente adyacentes, Irec(110) y el Irec,(101) = Irec,(111) . Con un tercer vector no activo (que genere una corriente cero en la entrada) se regula la magnitud de la corriente deseada ajustando del ´ındice de modulaci´on (M = 0 . . . 1). Adem´as de ajustar la magnitud de la corriente de entrada, el ´ındice de modulaci´on controla tensi´on continua de salida del rectificador, en nuestra aplicaci´on en particular al estar conectada la salida del rectificador con un convertidor continua a continua, el ´ındice de modulaci´ on se dejar´ a fijo y el control de tensi´on de salida se realizar´a con el convertidor DC-DC. El estado activo de conducci´ on irec,(011) no es utilizado en el sector 1, ya que al no ser adyacente a la corriente de referencia, no es capaz de generar el vector de referencia. Resumiendo los vectores a utilizar en la modulaci´on en el sector 1 son iref,(101) , iref,(110) , iref,(111) . Existen en la literatura diversos m´etodos de modulaci´on dependiendo el orden que se modulan estos vectores. Dependiendo de la modulaci´on se puede obtener menor perdidas de conmutaci´on o menor rizado en la corriente o bien en tensi´on en el inductor o condensadores respectivamente [18–20]. En este trabajo se decidi´ o utilizar la modulaci´on que minimiza las p´erdidas por conmutaci´ on. En la figura 4.4 se muestra los estados de conmutaci´on, la corriente en el inductor y tensi´ on en el diodo de libre circulaci´on para esta modulaci´on en el sector 1. Esta modulaci´ on es sim´etrica respecto a TP /2 donde TP es el periodo de conmutaci´on. Para esta modulaci´ on se inicia con los tres transistores encendidos (111), la corriente en el inductor aumenta y la tensi´ on en el diodo de libre circulaci´on corresponde a la m´axima tensi´ on instant´ anea entre l´ınea, en el sector 1 es vRT . Luego el transistor en la fase T se abre, la corriente continua subiendo pero con una pendiente menor debido a que la tensi´ on en el diodo disminuye a la segunda tensi´on instant´anea m´as alta entre l´ıneas (vRS ). Luego se abre el transistor de la fase R, de esta manera el diodo de libre circulaci´ on comienza a conducir, su tensi´on se hace cero (V F ) y la corriente el inductor disminuye. Cabe destacar que el transistor en la fase S permanece encendido durante todo el periodo, es por esta raz´on que con esta modulaci´on se minimizan las p´erdidas por conmutaci´ on

4.4

Modulaci´ on Vectorial

51

Figura 4.4. Representaci´ on de los vector espaciales disponibles en el sector 1 y la formaci´ on del espacio vectorial de corriente deseado i∗rec .

52

Cap´ıtulo 4 – An´ alisis del Rectificador tipo Buck

Cap´ıtulo 5

NUEVAS CONSIDERACIONES ˜ DEL FILTRO EMI DE DE DISENO ´ RECTIFICADOR TRIFASICO PARA APLICACIONES ´ AERONAUTICAS

Los filtros EMI corresponden a una gran parte del sistema en t´erminos de volumen y peso, la figura . Es evidente que en aplicaciones aeron´auticas ambas variables tienen una gran importancia sobre todo el peso, es por esto que es necesario realizar un proceso de optimizaci´ on del filtro para minimizar el peso y volumen.

Ejemplos de rectificadores trif´asicos tipo buck con sus respectivos filtros EMI de modo diferencial [21–24] Figura 5.1.

53

Cap´ıtulo 5 – Nuevas consideraciones de Dise˜ no del Filtro EMI de Rectificador Trif´ asico para Aplicaciones

54

Aeron´ auticas

5.1.

Filtro EMI

El filtro de entrada en un convertidor conmutado tiene tres funciones [23]: Asegurar una forma de onda sinusoidal en las corrientes de entrada filtrando los arm´ onicos generados por las conmutaciones. Disminuir la interferencia electromagn´etica generada hacia otros dispositivos cercanos al convertidor. Evitar susceptibilidad electromagn´etica provocada por equipos alrededor y la de s´ı mismo. Sobre este u ´ltimo punto, organizaciones internacionales han definido est´andares, los cuales han sido considerados para el dise˜ no de los filtros de compatibilidad electromagn´etica (EMC) en sistemas de electr´onica de potencia. Sin embargo, al insertar un filtro de entrada, este influye en la funcionalidad, estabilidad y tama˜ no del sistema completo. Por lo tanto, para el dise˜ no del filtro se debe tomar en consideraci´on lo siguiente: Cumplir con los est´ andares internacionales de compatibilidad electromagn´etica. Limitaciones f´ısicas en tama˜ no versus energ´ıa de almacenamiento de los componentes del filtro. Suficiente amortiguamiento pasivo para evitar oscilaciones cuando el convertidor est´ a operando en vacio. M´ınimas p´erdidas en los componentes resistivos del amortiguamiento del filtro. Obtenci´ on del mayor factor de potencia. Evitar que la resonancia del filtro est´e a un m´ ultiplo de la frecuencia de conmutaci´ on. Minimizaci´ on de la impedancia de salida del filtro para asegurar estabilidad en el sistema y minimizar las restricciones en el dise˜ no de control. Minimizaci´ on del costo del filtro. Desde luego, los requisitos son parcialmente contradictorios y, por lo tanto, no se puede cumplir todos al mismo tiempo. Adem´as, se debe considerar los siguientes aspectos que dificultan el dise˜ no del filtro El desconocimiento de la impedancia de l´ınea desplaza la frecuencia de resonancia o introduce nuevos circuitos resonantes con bajo amortiguamiento. Diferentes topolog´ıas del filtro pueden ser realizados para cumplir con los requisitos en atenuaci´ on. Un modelo en frecuencia y en tiempo del receptor de prueba de EMC es necesario para predecir el cuasi-picos de la corriente de entrada. Disponibilidad de valores discretos de capacitancia y de baja tolerancia complica el procedimiento de optimizaci´on del filtro. El filtro tiene influencia sobre la estabilidad del sistema completo.

5.2

55

Topolog´ıa del Convertidor

Todas estos requisitos y dificultares deben ser abordados en el dise˜ no final de un filtro EMI. En el presente cap´ıtulo se expondr´a un nuevo m´etodo para el c´alculo de las capacitancias e inductancia del filtro EMI, con el objetivo de cumplir los est´andares EMI en avi´ onica y alcanzar un factor de potencia unitario. Adem´as se muestra una optimizaci´ on del rectificador y el filtro EMI en conjunto para lograr un buen balance entre p´erdidas y peso del convertidor.

5.2.

Topolog´ıa del Convertidor

El filtro EMI es dise˜ nado para un rectificador buck trif´asico, fuente de corriente, (figura 5.2) . Sus principales caracter´ısticas son las siguientes: Corrientes de entrada sinusoidales Encendido directo sin necesidad de un circuito de precarga. Protecci´ on de sobre corriente cuando la salida es cortocircuitada. Alta densidad de potencia. Gracias a estas cualidades este convertidor es un gran candidato para ser implementado en aplicaciones aeron´auticas. Por lo tanto es requisito dise˜ nar un filtro para que el rectificador cumpla los requisitos establecidos para este tipo de aplicaciones.

Three-phase buck-type PWM Rectifier

EMC input Filter

Figura 5.2.

Topolog´ıa del Rectificador Buck trif´asico

Cap´ıtulo 5 – Nuevas consideraciones de Dise˜ no del Filtro EMI de Rectificador Trif´ asico para Aplicaciones

56

Aeron´ auticas

Figura 5.3.

5.3.

l´ımites de arm´ onicos seg´ un MIL-STD 461E, CISPR A, CISPR B

Est´ andar EMI en avi´ onica: MIL-STD 461E

El objetivo final construir un rectificador para ser utilizado que permita cumplir con los est´ andares para aplicaciones aeron´auticas, para lograr este objetivo el dise˜ no del filtro de entrada toma gran relevancia, dado que los equipos el´ectricos para aviones tienen altos requisitos en el campo de la compatibilidad electromagn´etica. Principalmente existen dos est´andares que regulan el ruido diferencial de un equipo, la CISPR y la MIL-STD. La CISPR es dirigida a equipos industriales de uso comercial, y la MIL-STD est´ a dirigida a equipos militares. En la figura 5.3 se muestran los l´ımites para los arm´ onicos de ambos est´andares. En el mundo industrial el est´ andar a cumplir es el CISPR, este est´andar pone l´ımites a partir de los 150Khz, por esta raz´on, com´ unmente se utiliza una frecuencia de conmutaci´ on bajo este rango por ejemplo 28kHz, de este modo el primer, segundo, tercero, cuarto y quinto arm´ onicos (140kHz) quedan fuera del rango del est´andar, de esta forma el primer arm´ onico a considerar en el dise˜ no del filtro es el sexto arm´onico (168kHz) como se puede ver en 5.4. Sin embargo, si el equipo est´ a regulado bajo la MIL-STD 461E, que es el caso para equipos en avi´ onica, todos los arm´onicos (desde los 10kHz hasta 10Mhz) quedan dentro de rango comprendido de la MIL-STD 461E, as´ı el filtro EMI debe ser dise˜ nado para atenuar el primer arm´ onico de la frecuencia de conmutaci´on. El est´ andar en aplicaciones aeron´auticas comienza en 10Khz, ¿Es posible utilizar una frecuencia de conmutaci´ on inferior a 10kHz para que el filtro EMI se vea beneficiado?. La respuesta es no, ya que como muestra la figura 5.5 en aplicaciones industriales la frecuencia de red es 50 o 60Hz y el est´andar comienza en 150kHz (3000 veces la frecuencia de red), considerando que la frecuencia de conmutaci´on debe ser mucho mayor que la de red para no generar exceso distorsi´on e inferior al est´andar para relajar el dise˜ no del filtro, por lo que hay espacio suficiente para colocar la frecuencia conmutaci´ on, por ejemplo en 28Khz (560 veces la frecuencia de red). Por otro lado en aplicaciones aeron´ auticas la frecuencia de la red es 400Hz y el est´andar comienza en 10kHz, solo 25 veces la frecuencia de red, por lo tanto no se puede seleccionar una frecuencia mucho mayor que la de la red e inferior a la del est´andar.

5.3

57

Est´ andar EMI en avi´ onica: MIL-STD 461E

Critical Harmonic 140

Current spectrum CISPR 22 Class A CISPR 22 Class B

120

dB µ V

100

80

60

40

20 4 10

5

10

6

frequency Hz

7

10

10

Espectro de la corriente de entrada de un rectificador trif´asco tipo buck contratado con los l´ımites de los est´andares industriales Figura 5.4.

Indsutrial Applications

Grid Frequency

Switching frequency

Standard frequency starts here

Aircraft Applications

Grid Frequency

Standard frequency starts here

Comparaci´ on entre frecuencia de red y frecuencia del est´andar a cumplir en aplicaciones industriales y aeron´auticas Figura 5.5.

Cap´ıtulo 5 – Nuevas consideraciones de Dise˜ no del Filtro EMI de Rectificador Trif´ asico para Aplicaciones

58

Aeron´ auticas

Figura 5.6.

Espectro de la corriente en la red con el convertidor conmutando a 25kHz

La gran diferencia entre el rango de frecuencias de la MIL-STD 461E y CISPR conlleva a dise˜ nar el filtro con un nuevo criterio en el que se estudie cuanto es el efecto en p´erdidas y peso de la frecuencia de conmutaci´on del filtro, para as´ı seleccionar la que tenga un ´ optimo balance entre p´erdidas y peso Para esto se han estimado las p´erdidas en el convertidor y peso del filtro EMI a una serie de frecuencias de conmutaci´on 25kHz, 40 kHz, 60kHz, 80kHz y 100 kHz

5.4.

Dise˜ no del Filtro EMI

5.4.1.

Espectro de la corriente de entrada del rectificador

El rectificador de 10kW el cual est´a dividido en 3 convertidores 3.33KW, estos convertidores son fuente de corriente de tres niveles, Para dise˜ nar el filtro se ha simulado el rectificador utilizando el software de simulaci´on PSIMr. Los datos obtenidos han sido procesados en MATLABrpara obtener el espectro de la corriente de entrada en unidades de dBµV. En la figura 5.6 se muestra la respuesta en frecuencia del voltaje en dBµV conmutando el convertidor a 60kHz. A 60Khz el est´ andar indica que el arm´onico debe ser inferior a 86dBµV cuando la tensi´on de linea es 115V. S´ı adem´ as consideramos un margen de 6 dB, las atenuaciones requeridas para las frecuencias de conmutaci´on seleccionadas, se muestran en la tabla 5.1

5.4

59

Dise˜ no del Filtro EMI

Atenuaci´ on requerida para fsw L´ım MIL-STD 25kHz 86µVdB 40kHz 82µVdB 60kHz 78µVdB 80kHz 76µVdB 100kHz 74µVdB

Tabla 5.1.

cumplir con el est´andar aeron´autico. Atenuaci´ on requerida 168,4 − 86 + 6 = 76,4µVdB 168,4 − 82 + 6 = 80,4µVdB 168,4 − 78 + 6 = 84,4µVdB 168,4 − 76 + 6 = 86,4µVdB 168,4 − 74 + 6 = 88,4µVdB

Respuesta en frecuencia de un filtro LC pasa bajos. Donde n es el n´ umero de etapas del filtro Figura 5.7.

5.4.2.

Frecuencia de corte del filtro

La figura 5.7 muestra la relaci´on entre la frecuencia de corte del filtro, la frecuencia de conmutaci´ on y la atenuaci´on. La frecuencia de corte del filtro en funci´on de la atenuaci´ on requerida a la frecuencia de conmutaci´on es la siguiente: ωcutof f = √

1 2π · fs =√ Att[dB]/(20n) L·C 10

L·C =

1096.4[dB]/(20n) , (2π · fs kHz)2

(5.4.1)

(5.4.2)

Donde n es el numero de etapas del filtro. Con esta ecuaci´on se obtiene una relaci´ on para el producto LC, la otra ecuaci´on que se necesita para dise˜ nar el filtro se obtiene de acuerdo con el factor de potencia.

5.4.3.

Consideraciones para el condensador

En [17] y [25] el condensador de entrada es dise˜ nado para limitar la potencia reactiva. La ecuaci´ on (5.4.3) entrega un valor m´aximo para el condensador C como funci´ on de la potencia reactiva (en porcentaje de la potencia nominal PN ). Usualmente

Cap´ıtulo 5 – Nuevas consideraciones de Dise˜ no del Filtro EMI de Rectificador Trif´ asico para Aplicaciones

60

Aeron´ auticas

esta potencia es limitada del 5 % al 10 % de PN de forma de asegurar un alto factor de potencia

Figura 5.8.

C≤

Filtro LC pasa bajos. Donde n es el n´ umero de etapas del filtro

(0,05..,0,1) · PN (0,05..,0,1) · 10kW √ = = 4,96..,9,92µF. 2 ω · UN,l−l,rms 2π · 400Hz( 3 · 115V)2

(5.4.3)

As´ı, un buen valor para C es 4.7µF ya que es menor que 4,96µF, ecuaci´on. (5.4.3). Al fijar el condensador se obtiene el valor de L seg´ un la ecuaci´on de la frecuencia de corte (5.4.2); de esta manera L es 3.7mH utilizando un filtro de dos etapas. La figura 5.8 muestra el circuito equivalente del sistema visto desde la red. La expresi´on anal´ıtica de la impedancia es presentada en la ecuaciones (5.4.4) y (5.4.5). 1 ωC + 1/R 1 = ωL + , ωC + 1/Zeq1stg

Zeq1stg = ωL +

(5.4.4)

Zeq2stg

(5.4.5)

Donde Zeq1stg and Zeq2stg son las impedancias equivalente para un filtro de una y dos etapas respectivamente. La resistencia correspondiente para una potencia de salida de 3,3kW a 115V, es R = 11,9Ω. Con este filtro, el factor de potencia a potencia nominal es s´olo 0.66( cos(∠Zeq2stg ) ), pero de acuerdo con ecuaci´ on 5.4.3 deber´ıa ser mayor que 0.99. El factor de potencia no corresponde con las consideraciones de dise˜ no porque la ecuaci´on 5.4.3 no incluye el efecto del inductor el cual es despreciado a 50 o 60Hz. En aplicaciones aeron´auticas la frecuencia de red es 400Hz , a esta frecuencia el efecto inductivo no puede ser despreciado.

5.4.4.

Nuevas consideraciones para el del dise˜ no del condensador

Para saber la influencia del filtro L-C en el factor de potencia, la parte real e imaginaria del filtro son mostrados separadamente en las ecuaci´on. (5.4.6) y (5.4.7),

5.4

61

Dise˜ no del Filtro EMI

R 1 + (ω · C · R)2 ωC ={Zeq1stg } = ωL − −2 . R + ω2C 2 TBCLK = HSPCLK/1 9−7 000: HSPCLKDIV, 000 => HSPCLK = SYSCLKOUT/1 6 0: SWFSYNC, 0 = no software sync produced 5−4 11: SYNCOSEL, 11 = sync−out disabled 3 0: PRDLD, 0 = reload PRD on counter=0 2 0: PHSEN, 0 = phase control disabled 1−0 11: CTRMODE, 11 = timer stopped (disabled) EPwm2Regs.TBCTR = 0x0000; // Clear timer counter EPwm2Regs.TBPRD = periodo; // Set timer period EPwm2Regs.TBPHS.half.TBPHS = 0x0000; // Set timer phase EPwm2Regs.CMPA.half.CMPA = (periodo−50); // Set PWM duty cycle EPwm2Regs.CMPB = (periodo−50);

// // // // // // // // //

bit bit bit bit bit bit bit bit bit

EPwm2Regs.CMPCTL.all = 0x0002; // Compare control register 15−10 0’s: reserved 9 0: SHDWBFULL, read−only 8 0: SHDWAFULL, read−only 7 0: reserved 6 0: SHDWBMODE, don’t care 5 0: reserved 4 0: SHDWAMODE, 0 = shadow mode 3−2 00: LOADBMODE, don’t care 1−0 10: LOADAMODE, 10 = load on zero or PRD match

// // // // // // //

bit bit bit bit bit bit bit

EPwm2Regs.AQCTLA.all = 0x0090; // Action−qualifier control register A 15−12 0000: reserved 11−10 00: CBD, 00 = do nothing 9−8 00: CBU, 00 = do nothing 7−6 01: CAD, 01 = clear 5−4 10: CAU, 10 = set 3−2 00: PRD, 00 = do nothing 1−0 00: ZRO, 00 = do nothing

9.2

105

C´ odigos Fuentes del DSP

// // // // // // //

bit bit bit bit bit bit bit

EPwm2Regs.AQCTLB.all = 0x0900; // Action−qualifier control register A 15−12 0000: reserved 11−10 01: CBD, 00 = clear 9−8 10: CBU, 00 = set 7−6 00: CAD, 01 = do nothing 5−4 00: CAU, 10 = do nothing 3−2 00: PRD, 00 = do nothing 1−0 00: ZRO, 00 = do nothing

// // // // // //

bit bit bit bit bit bit

EPwm2Regs.AQSFRC.all = 0x0000; // Action−qualifier s/w force register 15−8 0’s: reserved 7−6 00: RLDCSF, 00 = reload AQCSFRC on zero 5 0: OTSFB, 0 = do not initiate a s/w forced event on output B 4−3 00: ACTSFB, don’t care 2 0: OTSFA, 0 = do not initiate a s/w forced event on output A 1−0 00: ACTSFA, don’t care

EPwm2Regs.AQCSFRC.all = 0x0000; // Action−qualifier continuous s/w force register // bit 15−4 0’s: reserved // bit 3−2 00: CSFB, 00 = forcing disabled // bit 1−0 00: CSFA, 00 = forcing disabled EPwm2Regs.DBCTL.bit.OUT MODE = 0; // Deadband disabled EPwm2Regs.PCCTL.bit.CHPEN = 0; // PWM chopper unit disabled EPwm2Regs.TZCTL.bit.TZA = 0x3; // Trip action disabled for output A EPwm2Regs.TBCTL.bit.CTRMODE = 0x2; // Enable the timer in count up/down mode

//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− //−−− Configure ePWM1 for 2 kHz symmetric PWM on EPWM1A pin //−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− EPwm3Regs.TBCTL.bit.CTRMODE = 0x3; // Disable the timer

// // // // // // // // //

bit bit bit bit bit bit bit bit bit

EPwm3Regs.TBCTL.all = 0xC033; // Configure timer control register 15−14 11: FREE/SOFT, 11 = ignore emulation suspend 13 0: PHSDIR, 0 = count down after sync event 12−10 000: CLKDIV, 000 => TBCLK = HSPCLK/1 9−7 000: HSPCLKDIV, 000 => HSPCLK = SYSCLKOUT/1 6 0: SWFSYNC, 0 = no software sync produced 5−4 11: SYNCOSEL, 11 = sync−out disabled 3 0: PRDLD, 0 = reload PRD on counter=0 2 0: PHSEN, 0 = phase control disabled 1−0 11: CTRMODE, 11 = timer stopped (disabled) EPwm3Regs.TBCTR = 0x0000; // Clear timer counter EPwm3Regs.TBPRD = periodo; // Set timer period EPwm3Regs.TBPHS.half.TBPHS = 0x0000; // Set timer phase EPwm3Regs.CMPA.half.CMPA = (periodo>>1); // Set PWM duty cycle EPwm3Regs.CMPB = (periodo>>1);

EPwm3Regs.CMPCTL.all = 0x0002; // bit 15−10 0’s: reserved // bit 9 0: SHDWBFULL, read−only

// Compare control register

106

Cap´ıtulo 9 – Ap´ endice

// // // // // // //

bit bit bit bit bit bit bit

8 0: SHDWAFULL, read−only 7 0: reserved 6 0: SHDWBMODE, don’t care 5 0: reserved 4 0: SHDWAMODE, 0 = shadow mode 3−2 00: LOADBMODE, don’t care 1−0 10: LOADAMODE, 10 = load on zero or PRD match

// // // // // // //

bit bit bit bit bit bit bit

EPwm3Regs.AQCTLA.all = 0x0090; // Action−qualifier control register A 15−12 0000: reserved 11−10 00: CBD, 00 = do nothing 9−8 00: CBU, 00 = do nothing 7−6 01: CAD, 01 = clear 5−4 10: CAU, 10 = set 3−2 00: PRD, 00 = do nothing 1−0 00: ZRO, 00 = do nothing

// // // // // // //

bit bit bit bit bit bit bit

EPwm3Regs.AQCTLB.all = 0x0900; // Action−qualifier control register A 15−12 0000: reserved 11−10 01: CBD, 00 = clear 9−8 10: CBU, 00 = set 7−6 00: CAD, 01 = do nothing 5−4 00: CAU, 10 = do nothing 3−2 00: PRD, 00 = do nothing 1−0 00: ZRO, 00 = do nothing

// // // // // //

bit bit bit bit bit bit

EPwm3Regs.AQSFRC.all = 0x0000; // Action−qualifier s/w force register 15−8 0’s: reserved 7−6 00: RLDCSF, 00 = reload AQCSFRC on zero 5 0: OTSFB, 0 = do not initiate a s/w forced event on output B 4−3 00: ACTSFB, don’t care 2 0: OTSFA, 0 = do not initiate a s/w forced event on output A 1−0 00: ACTSFA, don’t care

EPwm3Regs.AQCSFRC.all = 0x0000; // Action−qualifier continuous s/w force register // bit 15−4 0’s: reserved // bit 3−2 00: CSFB, 00 = forcing disabled // bit 1−0 00: CSFA, 00 = forcing disabled EPwm3Regs.DBCTL.bit.OUT MODE = 0; // Deadband disabled EPwm3Regs.PCCTL.bit.CHPEN = 0; // PWM chopper unit disabled EPwm3Regs.TZCTL.bit.TZA = 0x3; // Trip action disabled for output A EPwm3Regs.TBCTL.bit.CTRMODE = 0x2; // Enable the timer in count up/down mode

//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− //−−− Configure ePWM1 for 2 kHz symmetric PWM on EPWM1A pin //−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− EPwm4Regs.TBCTL.bit.CTRMODE = 0x3; // Disable the timer EPwm4Regs.TBCTL.all = 0xC033; // Configure timer control register // bit 15−14 11: FREE/SOFT, 11 = ignore emulation suspend // bit 13 0: PHSDIR, 0 = count down after sync event // bit 12−10 000: CLKDIV, 000 => TBCLK = HSPCLK/1

9.2

// // // // // //

C´ odigos Fuentes del DSP

bit bit bit bit bit bit

107

9−7 000: HSPCLKDIV, 000 => HSPCLK = SYSCLKOUT/1 6 0: SWFSYNC, 0 = no software sync produced 5−4 11: SYNCOSEL, 11 = sync−out disabled 3 0: PRDLD, 0 = reload PRD on counter=0 2 0: PHSEN, 0 = phase control disabled 1−0 11: CTRMODE, 11 = timer stopped (disabled) EPwm4Regs.TBCTR = 0x0000; // Clear timer counter EPwm4Regs.TBPRD = periodo; // Set timer period EPwm4Regs.TBPHS.half.TBPHS = 0x0000; // Set timer phase EPwm4Regs.CMPA.half.CMPA = (periodo>>1); // Set PWM duty cycle EPwm4Regs.CMPB = (periodo>>1);

// // // // // // // // //

bit bit bit bit bit bit bit bit bit

EPwm4Regs.CMPCTL.all = 0x0002; // Compare control register 15−10 0’s: reserved 9 0: SHDWBFULL, read−only 8 0: SHDWAFULL, read−only 7 0: reserved 6 0: SHDWBMODE, don’t care 5 0: reserved 4 0: SHDWAMODE, 0 = shadow mode 3−2 00: LOADBMODE, don’t care 1−0 10: LOADAMODE, 10 = load on zero or PRD match

// // // // // // //

bit bit bit bit bit bit bit

EPwm4Regs.AQCTLA.all = 0x0090; // Action−qualifier control register A 15−12 0000: reserved 11−10 00: CBD, 00 = do nothing 9−8 00: CBU, 00 = do nothing 7−6 01: CAD, 01 = clear 5−4 10: CAU, 10 = set 3−2 00: PRD, 00 = do nothing 1−0 00: ZRO, 00 = do nothing

// // // // // // //

bit bit bit bit bit bit bit

EPwm4Regs.AQCTLB.all = 0x0900; // Action−qualifier control register A 15−12 0000: reserved 11−10 01: CBD, 00 = clear 9−8 10: CBU, 00 = set 7−6 00: CAD, 01 = do nothing 5−4 00: CAU, 10 = do nothing 3−2 00: PRD, 00 = do nothing 1−0 00: ZRO, 00 = do nothing

// // // // // //

bit bit bit bit bit bit

EPwm4Regs.AQSFRC.all = 0x0000; // Action−qualifier s/w force register 15−8 0’s: reserved 7−6 00: RLDCSF, 00 = reload AQCSFRC on zero 5 0: OTSFB, 0 = do not initiate a s/w forced event on output B 4−3 00: ACTSFB, don’t care 2 0: OTSFA, 0 = do not initiate a s/w forced event on output A 1−0 00: ACTSFA, don’t care

EPwm4Regs.AQCSFRC.all = 0x0000; // Action−qualifier continuous s/w force register // bit 15−4 0’s: reserved // bit 3−2 00: CSFB, 00 = forcing disabled // bit 1−0 00: CSFA, 00 = forcing disabled

108

Cap´ıtulo 9 – Ap´ endice

EPwm4Regs.DBCTL.bit.OUT MODE = 0; // Deadband disabled EPwm4Regs.PCCTL.bit.CHPEN = 0; // PWM chopper unit disabled EPwm4Regs.TZCTL.bit.TZA = 0x3; // Trip action disabled for output A EPwm4Regs.TBCTL.bit.CTRMODE = 0x2; // Enable the timer in count up/down mode

//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− //−−− Enable the clocks to the ePWM module. //−−− Note: this should be done after all ePWM modules are configured //−−− to ensure synchronization between the ePWM modules. //−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− asm(” EALLOW”); // Enable EALLOW protected register access SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC = 1; // TBCLK to ePWM modules enabled asm(” EDIS”); // Disable EALLOW protected register access } // end InitEPwm()

//−−− end of file −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− /∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗ ∗ File: SysCtrl.c −− File for Lab 2, 3 and 4 ∗ Devices: TMS320F2802x ∗ Author: Marcelo Silva Faundez ∗ History: ∗ 26/07/2011 − original ∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/ #include ”DSP2802x Device.h” // Peripheral address definitions #include ”Lab.h” // Main include file

/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗ ∗ Function: InitSysCtrl() ∗ Description: Initializes the F2802x CPU ∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/ void InitSysCtrl(void) { volatile Uint16 i; // General purpose Uint16 volatile int16 dummy; // General purpose volatile int16 asm(” EALLOW”);

// Enable EALLOW protected register access

//−−− Call the Device cal() function located in reserved OTP. // Device cal func ptr is a macro defined in the file Lab.h. This // macro simply defines Device cal func ptr to be a function pointer to // the correct address in the reserved OTP. Note that the device cal function // is automatically called by the bootloader. A call to this function is // included here just in case the bootloader is bypassed during development. SysCtrlRegs.PCLKCR0.bit.ADCENCLK = 1; // Enable ADC peripheral clock (∗Device cal func ptr)(); // Call the device calibration routine SysCtrlRegs.PCLKCR0.bit.ADCENCLK = 0; // Disable ADC peripheral clock

9.2

C´ odigos Fuentes del DSP

109

//−−− Memory Protection Configuration DevEmuRegs.DEVICECNF.bit.ENPROT = 1; // Enable write/read protection // Configure the clock sources

// // // // // // // // // // // // //

bit bit bit bit bit bit bit bit bit bit bit bit bit

SysCtrlRegs.CLKCTL.all = 0x6400; // Configure the clock control register 15 0: NMIRESETSEL, NMI reset select for missing clock detect, 0=direct reset, 1=NMI WD causes reset 14 1: XTALOSCOFF, Crystal oscillator off, 0=on, 1=off 13 1: XCLKINOFF, XCLKIN input off, 0=on, 1=off 12 0: WDHALTI, WD halt ignore, 0=WD turned off by HALT, 1=WD ignores HALT 11 0: INTOSC2HALTI, OSC2 halt ignore, 0=OSC2 turned off by HALT, 1=OSC2 ignores HALT 10 1: INTOSC2OFF, OSC2 off, 0=on, 1=off 9 0: INTOSC1HALTI, OSC1 halt ignore, 0=OSC1 turned off by HALT, 1=OSC1 ignores HALT 8 0: INTOSC1OFF, OSC1 off, 0=on, 1=off 7−5 000: TMR2CLKPRESCALE, Timer2 prescale, 000=/1 4−3 00: TMR2CLKSCRSEL, Timer2 source, 00=SYSCLKOUT, 01=ext. OSC, 10=OSC1, 11=OSC2 2 0: WDCLKSRCSEL, WD source, 0=OSC1, 1=ext. OSC or OSC2 1 0: OSCCLKSRC2SEL, clock src2 select, 0=ext OSC, 1=OSC2 0 0: OSCCLKSRCSEL, clock src1 select, 0=OSC1, 1=ext. OSC or OSC2

// // // //

bit bit bit bit

SysCtrlRegs.XCLK.all = 0x0040; // Configure the clocking register 15−7 0’s: reserved 6 1: XCLKINSEL, XCLKIN source, 0=GPIO38, 1=GPIO19 (default) (Note: GPIO38 is JTAG TCK!) 5−2 0’s: reserved 1−0 00: XCLKOUTDIV, XCLKOUT divide ratio, 00=SYSCLKOUT/4, 01=SYSCLKOUT/.2, 10=SYSCLKOUT,

//−−− Configure the PLL // Note: The DSP/BIOS configuration tool can also be used to initialize the PLL // instead of doing the initialization here.

// Make sure the PLL is not running in limp mode if (SysCtrlRegs.PLLSTS.bit.MCLKSTS != 1) { // PLL is not running in limp mode SysCtrlRegs.PLLSTS.bit.MCLKOFF = 1; // Turn off missing clock detect before changing PLLCR SysCtrlRegs.PLLSTS.bit.DIVSEL = 0; // DIVSEL must be 0 or 1 (/4 CLKIN mode) before changing P SysCtrlRegs.PLLCR.bit.DIV = 0x000C; // PLLx12/4 (because DIVSEL is /4) // Wait for PLL to lock. // During this time the CPU will run at OSCCLK/4 until the PLL is stable. // Once the PLL is stable the CPU will automatically switch to the new PLL value. // Code is not required to sit and wait for the PLL to lock. However, // if the code does anything that is timing critical (e.g. something that // relies on the CPU clock frequency to be at speed), then it is best to wait // until PLL lock is complete. The watchdog should be disabled before this loop // (e.g., as was done above), or fed within the loop. while(SysCtrlRegs.PLLSTS.bit.PLLLOCKS != 1) // Wait for PLLLOCKS bit to set { SysCtrlRegs.WDKEY = 0x0055; // Service the watchdog while waiting SysCtrlRegs.WDKEY = 0x00AA; // in case the user enabled it. } // After the PLL has locked, we are running in PLLx12/4 mode (since DIVSEL is /4). // We can now enable the missing clock detect circuitry, and also change DIVSEL // to /2. In this example, I will wait a bit of time to let inrush currents settle,

110

Cap´ıtulo 9 – Ap´ endice

// and then change DIVSEL from /4 to /2. This is only an example. The amount of // time you need to wait depends on the power supply feeding the DSP (i.e., how much // voltage droop occurs due to the inrush currents, and how long it takes the // voltage regulators to recover). SysCtrlRegs.PLLSTS.bit.MCLKOFF = 0; // Enable missing clock detect circuitry DelayUs(20/2); // Wait 20 us (just an example). Remember we’re running

// at half−spee SysCtrlRegs.PLLSTS.bit.DIVSEL = 3;

// Change to /2 mode

} else { // PLL is running in limp mode // User should replace the below with a call to an appropriate function, // for example shutdown the system (since something is very wrong!). asm(” ESTOP0”); } //−−− Configure the clocks SysCtrlRegs.LOSPCP.all = 0x0002;

// Lo−speed periph clock prescaler, LOSPCLK=SYSCLKOUT/4

SysCtrlRegs.PCLKCR3.bit.GPIOINENCLK = 1; // GPIO input module is clocked SysCtrlRegs.PCLKCR3.bit.CPUTIMER2ENCLK = 1; // SYSCLKOUT to CPU Timer2 enabled SysCtrlRegs.PCLKCR3.bit.CPUTIMER1ENCLK = 1; // SYSCLKOUT to CPU Timer1 enabled SysCtrlRegs.PCLKCR3.bit.CPUTIMER0ENCLK = 1; // SYSCLKOUT to CPU Timer0 enabled SysCtrlRegs.PCLKCR3.bit.COMP2ENCLK = 1; // SYSCLKOUT to COMP2 enabled SysCtrlRegs.PCLKCR3.bit.COMP1ENCLK = 1; // SYSCLKOUT to COMP1 enabled SysCtrlRegs.PCLKCR1.bit.ECAP1ENCLK = 1; // SYSCLKOUT to eCAP1 enabled SysCtrlRegs.PCLKCR1.bit.EPWM4ENCLK = 1; // SYSCLKOUT to ePWM4 enabled SysCtrlRegs.PCLKCR1.bit.EPWM3ENCLK = 1; // SYSCLKOUT to ePWM3 enabled SysCtrlRegs.PCLKCR1.bit.EPWM2ENCLK = 1; // SYSCLKOUT to ePWM2 enabled SysCtrlRegs.PCLKCR1.bit.EPWM1ENCLK = 1; // SYSCLKOUT to ePWM1 enabled SysCtrlRegs.PCLKCR0.bit.SCIAENCLK = 1; // LSPCLK to SCI−A enabled SysCtrlRegs.PCLKCR0.bit.SPIAENCLK = 1; // LSPCLK to SPI−A enabled SysCtrlRegs.PCLKCR0.bit.I2CAENCLK = 1; // SYSCLKOUT to I2C−A enabled SysCtrlRegs.PCLKCR0.bit.ADCENCLK = 1; // SYSCLKOUT to ADC enabled // TBCLKSYNC bit is handled separately in InitEPwm() since it affects ePWM synchronization. SysCtrlRegs.PCLKCR0.bit.HRPWMENCLK = 1; // SYSCLKOUT to HRPWM enabled //−−− Configure the low−power modes SysCtrlRegs.LPMCR0.all = 0x00FC; // LPMCR0 set to default value //−−− Finish up asm(” EDIS”);

// Disable EALLOW protected register access

} // end InitSysCtrl()

//−−− end of file −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− /∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗ ∗ File: DefaultIsr 3 4.c −− File for Lab 3 and 4 ∗ Devices: TMS320F2802x ∗ Author: Marcelo Silva Faundez ∗ History: ∗ 26/07/2011 − original

9.2

C´ odigos Fuentes del DSP

∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/ #include ”DSP2802x Device.h” // Peripheral address definitions #include ”Lab.h” // Main include file

int mode = 0; long coefa[] = {16384,31972,15616}; long coefb[] = {384,384}; int offset0 = 2380;//(0.62V) int offset1 = 2380;//(0.62V) int fil 1[] = {0,0,0,0,0,0,0,0}; int fil 2[] = {0,0,0,0,0,0,0,0}; long buff1[192] = {};//vector de 192 datos long buff2[192] = {};//vector de 192 datos long vrs f k1 = 0; long vrs f k2 = 0; long vrs f k3 = 0; int vrs f = 0; long vrs f l = 0; long usa k0 = 0; long usa k1 = 0; long usa k2 = 0; long vst f k1 = 0; long vst f k2 = 0; long vst f k3 = 0; int vst f = 0; long vst f l = 0; long usb k0 = 0; long usb k1 = 0; long usb k2 = 0; int di = 12; int i = 0; int ip = 0; int h = 10; int aveg0 = 0; int aveg1 = 0; int Vrs = 0; int Vst = 0; int y1 = 0; int y2 = 0; int y3 = 0; int y4 = 0; int y5 = 0; int y6 = 0; int ay1 = 0; int ay2 = 0; int ay3 = 0; int abs x1 = 0; int abs x2 = 0; int abs x3 = 0; int Vrt = 0; int Vr = 0; int Vs = 0; int Vt = 0; long auxrs1 = 0;

111

112

Cap´ıtulo 9 – Ap´ endice

long auxrs2 = 0; long auxrs3 = 0; long auxrs4 = 0; long auxrs5 = 0; long auxst1 = 0; long auxst2 = 0; long auxst3 = 0; long auxst4 = 0; long auxst5 = 0; int outadc0 = 0; int outadc1 = 0; int outadc2 = 0; int outadc3 = 0; int outadc4 = 0; int outadc5 = 0; int outadc6 = 0; int outadc7 = 0; int outadc8 = 0; int outadc9 = 0; int outadc10 = 0; int outadc11 = 0; int Vrs 1 = 0; int Vrs 2 = 0; int Vrt 1 = 0; int Vrt 2 = 0; int avg1 = 0; int avg2 = 0; int i2 = 0;

//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− interrupt void ADCINT1 ISR(void) // PIE1.1 @ 0x000D40 ADCINT1 (ADC INT1) { GpioDataRegs.GPBDAT.bit.GPIO32 = 1;

PieCtrlRegs.PIEACK.all = PIEACK GROUP1; // Must acknowledge the PIE group //−−− Manage the ADC registers AdcRegs.ADCINTFLGCLR.bit.ADCINT1 = 1; // Clear ADCINT1 flag

avg1 = (AdcResult.ADCRESULT0 + AdcResult.ADCRESULT2)>>1; avg2 = (AdcResult.ADCRESULT1 + AdcResult.ADCRESULT3)>>1;

Vrs = avg1 − offset0; Vrt = avg2 − offset1;

//Filtro Digital vrs f k3 = vrs f k2; vrs f k2 = vrs f k1; vrs f k1 = vrs f l; usa k2 = usa k1;

9.2

C´ odigos Fuentes del DSP

usa k1 = usa k0; usa k0 = (long)Vrs; auxrs1 = (7715∗vrs f k1)>>12; auxrs2 = (−3627∗vrs f k2)>>12; auxrs3 = (7505∗usa k0)>>17; auxrs4 = (−7505∗usa k2)>>17; vrs f l = auxrs1 + auxrs2 + auxrs3 + auxrs4; auxrs5 = (vrs f l+1020);//1500 es la amplitud vrs f = (int)auxrs5; //vrs f = Vrs; vst f k3 = vst f k2; vst f k2 = vst f k1; vst f k1 = vst f l; usb k2 = usb k1; usb k1 = usb k0; usb k0 = (long)Vrt; auxst1 = (7715∗vst f k1)>>12; auxst2 = (−3627∗vst f k2)>>12; auxst3 = (7505∗usb k0)>>17; auxst4 = (−7505∗usb k2)>>17; vst f l = auxst1 + auxst2 + auxst3 + auxst4; auxst5 = (vst f l+1020);//1500 es la amplitud vst f = (int)auxst5; //vst f = Vrt;

ip = 1 + ip; if (ip>=h) { buff1[i] = auxst5; buff2[i] = (long)Vrt; i = i+1; ip = 0; } if ( i>= 192) { i = 0; }

//Tension filtrada fase neutro, falta la division por 3 Vr = (((2∗vrs f) + vst f))>>2; Vs = (((−1)∗vrs f) + vst f)>>2; Vt = (((−1)∗vrs f) − (2∗vst f))>>2; //Maximo valor paa Vr = 1200∗3/(sqrt(3)∗2) = 1039 equivale a 162V //1000 es el periodo, entonces existe un ciclo de trabajo de 1.1

// 1039∗7/8 = 909, es decir, ciclo de trabajo 0.9 Vr = ((Vr∗27)>>4); Vs = ((Vs∗27)>>4); Vt = ((Vt∗27)>>4);

//Valor Absoluto

113

114

Cap´ıtulo 9 – Ap´ endice

if (Vr < 0) { abs x1 = (−1)∗Vr; } else { abs x1 = Vr; } if (Vs < 0) { abs x2 = (−1)∗Vs; } else { abs x2 = Vs; } if (Vt < 0) { abs x3 = (−1)∗Vt; } else { abs x3 = Vt; }

// Modulacion if (abs x1 >= abs x2 && abs x2 >= abs x3) { ay1 = abs x3 + abs x2; ay2 = abs x2; ay3 = 3000; } else if (abs x1 >= abs x3 && abs x3 >= abs x2) { ay1 = abs x2 + abs x3; ay2 = 3000; ay3 = abs x3; } else if (abs x2 >= abs x1 && abs x1 >= abs x3) { ay1 = abs x1; ay2 = abs x3 + abs x1; ay3 = 3000; } else if (abs x2 >= abs x3 && abs x3 >= abs x1) { ay1 = 3000; ay2 = abs x1 + abs x3; ay3 = abs x3; }

9.2

C´ odigos Fuentes del DSP

else if (abs x3 >= abs x2 && abs x2 >= abs x1) { ay1 = 3000; ay2 = abs x2; ay3 = abs x1 + abs x2; } else { ay1 = abs x1; ay2 = 3000; ay3 = abs x2 + abs x1; }

if (Vr > 0) { y1 = y4 = } else { y4 = y1 = } if (Vs > 0) { y2 = y5 = } else { y5 = y2 = } if (Vt > 0) { y3 = y6 = } else { y6 = y3 = }

ay1; 0;

ay1; 0;

ay2; 0;

ay2; 0;

ay3; 0;

ay3; 0;

//Salidas EPwm2Regs.CMPA.half.CMPA = y4;//Negativo R EPwm2Regs.CMPB = y1;//Positivo R EPwm3Regs.CMPA.half.CMPA = y5;//Negativo S

115

116

Cap´ıtulo 9 – Ap´ endice

EPwm3Regs.CMPB = y2;//Positivo S EPwm4Regs.CMPA.half.CMPA = y6;//Negativo T EPwm4Regs.CMPB = y3;//Positivo T

if (mode == 0) { EPwm1Regs.CMPA.half.CMPA = ((Vr>>1)+500); } else if (mode == 1) { EPwm1Regs.CMPA.half.CMPA = ((Vs>>1)+500); } else { EPwm1Regs.CMPA.half.CMPA = ((Vt>>1)+500); } GpioDataRegs.GPBDAT.bit.GPIO32 = 0;

} //−−− end of file −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

Cap´ıtulo 10

REFERENCIAS

117

118

Cap´ıtulo 10 – Referencias

REFERENCIAS

[1] J. A. Rosero, J. A. Ortega, E. Aldabas, and L. Romeral, “Moving towards a more electric aircraft,” IEEE Aerospace and Electronic Systems Magazine, vol. 22, no. 3, pp. 3–9, 2007. [2] J. S. Cloyd, “Status of the united states air force’s more electric aircraft initiative,” IEEE Aerospace and Electronic Systems Magazine, vol. 13, no. 4, pp. 17–22, 1998. [3] W. G. Homeyer, E. E. Bowles, S. P. Lupan, P. S. Walia, and M. A. Maldonado, “Advanced power converters for more electric aircraft applications,” in Proc. 32nd Intersociety Energy Conversion Engineering Conf. IECEC-97, vol. 1, 1997, pp. 591–596. [4] D. Izquierdo, R. Azcona, F. del Cerro, C. Fernandez, and B. Delicado, “Electrical power distribution system (hv270dc), for application in more electric aircraft,” in Proc. TwentyFifth Annual IEEE Applied Power Electronics Conf. and Exposition (APEC), 2010, pp. 1300–1305. [5] R. I. Jones, “The more electric aircraft: the past and the future?” in Proc. IEE Colloquium Electrical Machines and Systems for the More Electric Aircraft (Ref. No. 1999/180), 1999. [6] K. Emadi and M. Ehsani, “Aircraft power systems: technology, state of the art, and future trends,” IEEE Aerospace and Electronic Systems Magazine, vol. 15, no. 1, pp. 28–32, 2000. [7] D. Alexa, A. Sirbu, D. M. Dobrea, and T. Goras, “Topologies of three-phase rectifiers with near sinusoidal input currents,” IEE Proceedings -Electric Power Applications, vol. 151, no. 6, pp. 673–678, 2004. [8] D. Alexa, A. Sirbu, and A. Lazar, “Three-phase rectifier with near sinusoidal input currents and capacitors connected on the ac side,” Industrial Electronics, IEEE Transactions on, vol. 53, no. 5, pp. 1612–1620, 2006. [9] D. Alexa, T. C. Goras, I. V. Pletea, R. Buzatu, M. Moisa, and R. Chiper, “Analysis of the two-quadrant converter having rectifier with near sinusoidal input currents and capacitors connected on the ac side,” in Proc. Int. Symp. Signals, Circuits and Systems ISSCS 2009, 2009, pp. 1–4. [10] T. F. J. W. Kolar, “The essence of three-phase pfc rectifier systems,” in Proceedings of the 33rd IEEE International Telecommunications Energy Conference (INTELEC 2011), Amsterdam, Netherlands, October 9-13 2011. [11] B. Singh, B. N. Singh, A. Chandra, K. Al-Haddad, A. Pandey, and D. P. Kothari, “A review of three-phase improved power quality ac-dc converters,” Industrial Electronics, IEEE Transactions on, vol. 51, no. 3, pp. 641–660, 2004. [12] H. Kohlmeier, O. Niermeyer, and D. F. Schroder, “Highly dynamic four-quadrant ac motor drive with improved power factor and on-line optimized pulse pattern with promc,” Industry Applications, IEEE Transactions on, no. 6, pp. 1001–1009, 1987.

119

120

Referencias

[13] J. W. Dixon, A. B. Kulkarni, M. Nishimoto, and B.-T. Ooi, “Characteristics of a controlled-current pwm rectifier-inverter link,” Industry Applications, IEEE Transactions on, no. 6, pp. 1022–1028, 1987. [14] B. T. Ooi, J. W. Dixon, A. B. Kulkarni, and M. Nishimoto, “An integrated ac drive system using a controlled-current pwm rectifier/inverter link,” Power Electronics, IEEE Transactions on, vol. 3, no. 1, pp. 64–71, 1988. [15] T. Nussbaumer and J. W. Kolar, “Comparison of 3-phase wide output voltage range pwm rectifiers,” Industrial Electronics, IEEE Transactions on, vol. 54, no. 6, pp. 3422– 3425, 2007. [16] M. Nussbaumer, T. Kazuaki and J. W. Kolar, “Design and comparative evaluation of three-phase buck+boost and boost+buck unity power factor pwm rectifier systems for supplying variable dc voltage link converters,” in 25th International Conference on Power Electronics (PCIM),, 2004. [17] M. Baumann, U. Drofenik, and J. W. Kolar, “New wide input voltage range three-phase unity power factor rectifier formed by integration of a three-switch buck-derived frontend and a dc/dc boost converter output stage,” in Proc. INTELEC Telecommunications Energy Conf. Twenty-second Int, 2000, pp. 461–470. [18] T. Nussbaumer, M. Baumann, and J. W. Kolar, “Comparative evaluation of modulation methods of a three-phase buck + boost pwm rectifier. part ii: Experimental verification,” IET Power Electronics, no. 2, pp. 268–274, 2008. [19] M. Baumann, T. Nussbaumer, and J. W. Kolar, “Comparative evaluation of modulation methods of a three-phase buck + boost pwm rectifier. part i: Theoretical analysis,” IET Power Electronics, no. 2, pp. 255–267, 2008. [20] M. Baumann and J. W. Kolar, “Minimization of the dc current ripple of a three-phase buck-boost pwm unity power factor rectifier,” in Proc. Power Conversion Conf. PCC Osaka 2002, vol. 2, 2002, pp. 472–477. [21] A. Stupar, T. Friedli, J. Miniboeck, and J. Kolar, “Towards a 99three-phase buck-type pfc rectifier for 400 v dcdistribution systems,” Power Electronics, IEEE Transactions on, vol. PP, no. 99, p. 1, 2011. [22] A. Stupar, T. Friedli, J. Minibo¨ andck, M. Schweizer, and J. Kolar, “Towards a 99systems,” in Applied Power Electronics Conference and Exposition (APEC), 2011 TwentySixth Annual IEEE, march 2011, pp. 505 –512. [23] T. Nussbaumer, M. L. Heldwein, and J. W. Kolar, “Differential mode input filter design for a three-phase buck-type pwm rectifier based on modeling of the emc test receiver,” Industrial Electronics, IEEE Transactions on, vol. 53, no. 5, pp. 1649–1661, 2006. [24] ——, “Common mode emc input filter design for a three-phase buck-type pwm rectifier system,” in Proc. Twenty-First Annual IEEE Applied Power Electronics Conf. and Exposition APEC ’06, 2006. [25] T. Nussbaumer, M. Baumann, and J. W. Kolar, “Comprehensive design of a threephase three-switch buck-type pwm rectifier,” Power Electronics, IEEE Transactions on, vol. 22, no. 2, pp. 551–562, 2007. [26] M. L. Heldwein and J. W. Kolar, “Design of minimum volume emc input filters for an ultra compact three-phase pwm rectifier,” in COBEP07. The 7th Brazilian Power Electronics Conference, 2007. [27] Z. John Shen, Y. Xiong, X. Cheng, Y. Fu, and P. Kumar, “Power mosfet switching loss analysis: A new insight,” in Proc. 41st IAS Annual Meeting Industry Applications Conf. Conf. Record of the 2006 IEEE, vol. 3, 2006, pp. 1438–1442.

121

Referencias

[28] V. Kaura and V. Blasko, “Operation of a phase locked loop system under distorted utility conditions,” in Proc. 1996. Eleventh Annual Applied Power Electronics Conf and Exposition APEC ’96, vol. 2, 1996, pp. 703–708. [29] ——, “Operation of a phase locked loop system under distorted utility conditions,” Industry Applications, IEEE Transactions on, vol. 33, no. 1, pp. 58–63, 1997. [30] M. Karimi-Ghartemani and M. R. Iravani, “A method for synchronization of power electronic converters in polluted and variable-frequency environments,” Power Systems, IEEE Transactions on, vol. 19, no. 3, pp. 1263–1270, 2004. [31] B. Wu, High-Power Converters and AC Drives.

Wiley-IEEE press, 2006.

[32] V. Blasko, L. Arnedo, P. Kshirsagar, and S. Dwari, “Control and elimination of sinusoidal harmonics in power electronics equipment: a system approach,” in IEEE Energy Conversion Congress & Exposition ECCE 2011. Phoenix, Arizona, September 2011, pp. 2827–2837.