Curriculum Vitae Nombre:

Esteban Tlelo Cuautle

Fecha de Nacimiento: Nacionalidad: Email:

26 de Diciembre de 1970 Mexicano [email protected]

1. Grados Académicos Grado: Programa: Area: Institución: Graduación:

Doctor en Ciencias Electrónica Diseño Ayudado por Computadora INAOE Enero del 2000

Maestría en Ciencias Electrónica Diseño de Circuitos Integrados INAOE Septiembre 1995

Ingeniería Electrónica Diseño Electrónico Instituto Tecnológico de Puebla Junio 1993

2. Información Profesional Afiliación: Departamento: Puesto: Tel/Fax: Afiliación: Departamento: Puesto: Tel/Fax: Afiliación: Departamento: Puesto: Membresías: SNI-CONACyT:

Instituto Nacional de Astrofísica, Óptica y Electrónica (INAOE). www.inaoep.mx Electrónica Profesor-Investigador “Titular B” +52-222-266-3100 ext. 1404 / +52-222-247-0517 University of California at Riverside. www.ucr.edu Electrical Engineering – MSLAB www.ee.ucr.edu/~stan/main/Home.html Visiting Researcher: September 2009 - August 2010 (Sabbatical leaves CONACyT grant) + 1-951-827-2397 / +1-951-827-2425 Instituto Tecnológico de Puebla (ITP). www.itpuebla.edu.mx Ingeniería Electrónica Profesor durante1995-2000 IEEE Senior Member 40010582 [email protected], IEICE Member 0384895 [email protected] Nivel 2. www.conacyt.mx

3. Proyectos de Investigación [P12] Investigador (Participante) en el proyecto 168357 (CONACyT/MEXICO): “Parallel optimization of analog circuits by evolutionary algorithms”, 2012-2015. Principal researcher: Dr. Luis Gerardo de la Fraga, CINVESTAV, Computer Science Department, Mexico City. [P11] Investigador (Co-Principal) en el proyecto CN-11-575 (UC MEXUS-CONACYT) Collaborative Research Grants: “Symbolic and Statistical Modeling and Analysis Techniques for Analog/Mixed-Signal Nanometer Integrated Circuits”, August 2011 - February 2013. Principal researcher: Dr. Sheldon X.-D. Tan, University of California at Riverside (UCR). [P10] Investigador (Principal) en el proyecto 131839-Y (CONACyT/MEXICO): “Optimization of nonlinear dynamical circuits by applying evolutionary algorithms”, June 2011-2014. [P9] Investigador (Participante) en el proyecto 81604-R (CONACyT/MEXICO): “Optimization of electronic circuits by applying multi-objective evolutionary methods”, 2010 – 2013. Principal researcher: Dr. Gerardo Reyes-Salgado, Centro Nacional de Investigación y Desarrollo Tecnológico (CENIDET). [P8] Investigador (Co-Principal) en el proyecto CN-09-310 (UC MEXUS-CONACYT) Collaborative Research Grants: "Symbolic modeling and reduction for analog/RF circuits and on-chip interconnect", August 2009 – February 2011. Principal researcher: Dr. Sheldon X.-D. Tan, University of California at Riverside (UCR).

[P7] Investigador (Principal) en el proyecto 48396-Y (CONACyT/MEXICO): “Evolutionary electronics: Automatic synthesis of analog integrated circuits”, 2007 – 2010. [P6] Investigador (Participante) en el proyecto J56673 (CONACyT/MEXICO): “Symbolic analysis: Generation of behavioral models of analog integrated circuits”, 2007 – 2008. Principal researcher: Dr. Carlos Sánchez-López, Universidad Autónoma de Tlaxcala (UAT). [P5] Investigador (Participante) en el proyecto apoyado por TRANSCOM, S.A. de C.V., Puebla, México: “Controlling electronic devices (ballast)”, 2002-2005. [P4] Investigador (Principal) en el proyecto 454.03p (SEP CoSNET/MEXICO): “Symbolic simulator of analog circuits”, 2003 – 2005. [P3] Investigador (Principal) en el proyecto J40321-Y (CONACyT/MEXICO): “Symbolic simulation of CMOS integrated circuits”, 2003 – 2004. [P2] Investigador (Principal) en el proyecto 397.02-p (CoSNET/MEXICO): “Development of a CAD tool for the simulation of electronic circuits by applying symbolic techniques”, 2002 – 2003. [P1] Investigador (Principal) en el proyecto apoyado por el Instituto Tecnológico de Puebla: “Analysis and design of analog circuits within an environment of design automation”, 1998.

4. Producción Científica a. Libros [B9] G. Shi, S. X.-D. Tan, E. Tlelo-Cuautle, Advanced Symbolic Analysis for VLSI Systems-Methods and Applications, Springer, 2014. Accepted [B8] M. Fakhfakh, E. Tlelo-Cuautle, R. Castro-López, Analog/RF and Mixed-Signal Circuit Systematic Design, Springer, 2013. In Press. [B7] M. Fakhfakh, E. Tlelo-Cuautle, F.V. Fernández, Design of Analog Circuits through Symbolic Analysis, Bentham Sciences Publishers Ltd., eISBN: 9781-60805-095-6, ISBN: 978-1-60805-425-1, 491 pages, August 2012. DOI: 10.2174/97816080509561120101 http://www.benthamscience.com/ebooks/9781608050956/index.htm [B6] E. Tlelo-Cuautle, Integrated Circuits for Analog Signal Processing, Springer-Verlag, ISBN: 978-1-4614-1382-0, 321 pages, August 2012. http://www.springer.com/engineering/circuits+%26+systems/book/978-1-4614-1382-0 [B5] E. Tlelo-Cuautle, Analog Circuits: Applications, Design and Performance, NOVA Science Publishers, Inc., ISBN: 978-161324-355-8, 279 pages, March 2012. https://www.novapublishers.com/catalog/product_info.php?products_id=23737 [B4] E. Tlelo-Cuautle, S. X.-D. Tan, VLSI Design, InTech Publisher, ISBN: 978-953-307-884-7, 290 pages, January 2012. http://www.intechopen.com/books/show/title/vlsi-design [B3] E. Tlelo-Cuautle, Advances in Analog Circuits, InTech Publisher, ISBN: 978-953-307-323-1, 368 pages, February 2011. Open Access http://www.intechweb.org/books/show/title/advances-in-analog-circuits [B2] E. Tlelo-Cuautle, Chaotic Systems, InTech Publisher, ISBN: 978-953-307-564-8, 310 pages, February 2011. Open Access http://www.intechweb.org/books/show/title/chaotic-systems [B1] J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, Electronic design automation of multi-scroll chaos generators, Bentham Sciences Publishers Ltd., eISBN: 978-1-60805-165-6, 96 pages, 2010. doi:10.2174/97816080516561100101 http://www.benthamscience.com/ebooks/9781608051656/index.htm

b. Capítulos de libro [BC17] S. Rodriguez-Chavez, A.A. Palma-Rodriguez, E. Tlelo-Cuautle, S. X.-D. Tan, Graph-based symbolic and symbolic sensitivity analysis of analog integrated circuits, in Analog/RF and Mixed-Signal Circuit Systematic Design, M. Fakhfakh, E. Tlelo-Cuautle, R. Castro-López (Eds.), Springer, 2013. [BC16] J.M. Muñoz-Pacheco, E. Zambrano-Serrano, O. G. Félix-Beltrán, E. Tlelo-Cuautle, L. C. Gómez-Pavón, R. Trejo-Guerra, A. Luis-Ramos, C. Sánchez-López, On the synchronization of 1D and 2D multi-scroll chaotic oscillators, in SELECTED TOPICS IN NONLINEAR DYNAMICS AND THEORETICAL ELECTRICAL ENGINEERING, Studies in Computational Intelligence, Kyandoghere Kyamakya, Wolfgang A. Halang, Wolfgang Mathis, Jean Camberlain Chedjou, Zhong Li (Eds.), Vol. 459/2013, pp. 19-40, Springer, 2013. DOI: 10.1007/978-3-642-34560-9_2 [BC15] Luis G. de la Fraga, E. Tlelo-Cuautle, Genetic algorithms to maximize the Lyapunov exponent in chaotic oscillators, in Genetic Algorithms: New Research, NOVA Science Publishers, Inc., 2012. [BC14] S. Polanco-Martagón, G. Reyes-Salgado, G. Flores-Becerra, E. Tlelo-Cuautle, Luis G. de la Fraga, M. Fakhfakh, Optimal Sizing of Analog Integrated Circuits by Applying Genetic Algorithms, in Genetic Algorithms: New Research, NOVA Science Publishers, Inc., 2012. [BC13] Sheldon X.-D. Tan, E. Tlelo-Cuautle, Recent development in symbolic analysis: An overview, in Design of analog circuits through symbolic analysis, M. Fakhfakh, E. Tlelo-Cuautle, F.V. Fernández (Eds.), pp. 1-22, eISBN: 9781-60805-095-6, Bentham Science Publishers Ltd., August 2012. [BC12] I. Guerra-Gómez, E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, C. Sánchez-López, Analysis, Design and Optimization of Active Devices, in Integrated Circuits for Analog Signal Processing, E. Tlelo-Cuautle (Ed.), pp. 1-30, ISBN: 978-1-4614-1382-0,

Springer, August 2012. DOI: 10.1007/978-1-4614-1383-7_1 [BC11] M.A. Duarte-Villaseñor, V.H. Carbajal-Gómez, E. Tlelo-Cuautle, Design of current-feedback operational amplifiers and their application to chaos-based secure communications, in Analog Circuits: Applications, Design and Performance, pp. 121-147, ISBN: 978-1-61324-355-8, NOVA Science Publishers, Inc., March 2012. [BC10] S. X.-D. Tan, X.-X. Liu, E. Mlinar, E. Tlelo-Cuautle, Parallel Symbolic Analysis of Large Analog Circuits on GPU Platforms, in VLSI Design, ISBN: 978-953-307-884-7, pp. 113-128, InTech Publisher, January 2012. [BC9] E. Tlelo-Cuautle, I. Guerra-Gómez, Luis G. de la Fraga, G. Flores-Becerra, S. Polanco-Martagón, M. Fakhfakh, C.A. Reyes-García, G. Rodríguez-Gómez, G. Reyes-Salgado, Evolutionary Algorithms in the Optimal Sizing of Analog Circuits, in Intelligent Computational Optimization in Engineering: Techniques & Applications. M. Koeppen, G. Schaefer, A. Abraham (Eds.), ISBN: 978-3-642-21704-3, vol. 366, pp. 109-138, Springer, August 2011. DOI: 10.1007/978-3-642-21705-0_5 [BC8] E. Tlelo-Cuautle, C. Sánchez-López, E. Martínez-Romero, S. X.-D. Tan, Peng Li, F.V. Fernández, M. Fakhfakh, Behavioral modeling of mixed-mode integrated circuits, in Advances in Analog Circuits, pp. 85-108, ISBN: 978-953-307-323-1, InTech Publisher, February, 2011. [BC7] C. Sánchez-López, J.M. Muñoz-Pacheco, R. Trejo-Guerra, V.H. Carbajal-Gómez, C. Ramírez-Soto, O.S. Echeverría-Solís, E. Tlelo-Cuautle, Design and applications of continuous-time chaos generators, in Chaos Systems, pp. 227-254, ISBN: 978-953307-564-8, InTech Publisher, February 2011. [BC6] R. Trejo-Guerra, E. Tlelo-Cuautle, J.M. Muñoz-Pacheco, C. Cruz-Hernández, C. Sánchez-López, Operating characteristics of MOSFETs in chaotic oscillators, in Transistors: Types, Materials and Applications. Benjamin M. Fitzgerald (Ed.), ISBN: 9781-61668-908-7, pp. 97-118, NOVA Science Publishers Inc., 2010. [BC5] Ana Yaveni Aguilar-Bustos, César Cruz-Hernández, Rosa Martha López-Gutiérrez, Esteban Tlelo-Cuautle, Cornelio Posadas Castillo, Hyperchaotic Encryption for Secure E-Mail Communication, in Emergent Web Intelligence: Advanced Information Retrieval, Series: Advanced Information and Knowledge Processing. Chbeir, R., Badr, Y., Abraham, A., Hassanien, A.-E. (Eds.), vol. XVI, ISBN: 978-1-84996-073-1 (Print) 978-1-84996-074-8 (Online), pp. 471-486, march 2010. AI&KP book series of Springer Verlag. DOI: 10.1007/978-1-84996-074-8 [BC4] E. Tlelo-Cuautle, I. Guerra-Gómez, C.A. Reyes-García, M.A. Duarte-Villaseñor, Synthesis of Analog Circuits by Genetic Algorithms and their Optimization by Particle Swarm Optimization, in Intelligent Systems for Automated Learning and Adaptation: Emerging Trends and Applications, Raymond Chiong (Ed.), ISBN: 978-1-60566-798-0 (hardcover), 978-1-60566799-7 (ebook), pp. 173-192, Information Science Reference: IGI Global, 2010. DOI: 10.4018/978-1-60566-798-0.ch008 [BC3] C.A. Reyes-García, S.E. Barajas, E. Tlelo-Cuautle, O.F. Reyes-Galaviz, A hybrid system for automatic infant cry recognition II, in Encyclopedia of Artificial Intelligence, Juan R. Rabuñal, Julián Dorado & Alejandro Pazos (Eds.), ISBN: 978-159904-849-9, pp. 867-872, Information Science Reference: IGI Global, July 2008. [BC2] E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, Evolutionary electronics: automatic synthesis of analog circuits by GAs, in Success in Evolutionary Computation, Series: Studies in Computational Intelligence , Vol. 92, Chapter 8, pp. 165-188, Yang, Ang; Shan, Yin; Bui, Lam Thu (Eds.), 380 p. Hardcover ISBN: 978-3-540-76285-0, Springer-Verlag, Berlin, March 2008. [BC1] E. Tlelo-Cuautle, J. Cid-Monjaráz, Computing symbolic transfer functions from SPICE files using nullors, in Advances in Systems Theory, Mathematical Methods and Applications, A series of reference books, Alexander Zemliak, Nikos E. Mastorakis (Eds.), pp. 74-79, ISBN: 960-8052-61-0, WSEAS PRESS, 2002. c. Revistas [J60] I. Guerra-Gómez, T. McConaghy, E. Tlelo-Cuautle, Operating-Point Driven Formulation for Analog Computer-Aided Design, Analog Integrated Circuits and Signal Processing, vol. , no. , pp. , ISSN: 0925-1030 (Print) 1573-1979 (Online), 2013. DOI: 10.1007/s10470-012-9998-1 [J59] R. Trejo-Guerra, E. Tlelo-Cuautle, V.H. Carbajal-Gomez, G. Rodriguez-Gomez, A Survey on the Integrated Design of Chaotic Oscillators, Applied Mathematics and Computation, vol. , no. , pp. , ISSN: 0096-3003, 2013. DOI: 10.1016/j.amc.2012.11.021 [J58] Zhigang Hao, Guoyong Shi, Sheldon X.-D. Tan, E. Tlelo-Cuautle, Symbolic Moment Computation for Statistical Analysis of Large Interconnect Networks, IEEE Transactions on Very Large Scale Integration Systems, vol. , no. , pp. , ISSN: 1063–8210, 2013. DOI: 10.1109/TVLSI.2012.2197835 [J57] R. Trejo-Guerra, E. Tlelo-Cuautle, J.M. Jiménez-Fuentes, J.M. Muñoz-Pacheco, C. Sánchez-López, Multiscroll Floating Gate Based Integrated Chaotic Oscillator, International Journal of Circuit Theory and Applications, vol. , no. , pp. , ISSN: 00989886 (Print) 1097-007X (Online), 2013. DOI: 10.1002/cta.821 [J56] A. Sallem, M. Fakhfakh, E. Tlelo-Cuautle, M. Loulou, SODAC: A Simulation-Based Tool for the Optimal Design of Analog Circuits, International Journal of Applied Metaheuristic Computing (IJAMC), vol. , no. , pp. , ISSN: 1947-8283, EISSN: 1947-8291, 2012. [J55] R. Trejo-Guerra, E. Tlelo-Cuautle, J.M. Jiménez-Fuentes, C. Sánchez-López, J.M. Muñoz-Pacheco, G. Espinosa-FloresVerdad, J.M. Rocha-Pérez, Integrated Circuit Generating 3- and 5-Scroll Attractors, Communications in Nonlinear Science and Numerical Simulation, vol. 17, no. 11, pp. 4328-4335, ISSN: 1007-5704, November 2012. DOI: 10.1016/j.cnsns.2012.01.029 [J54] Zhigang Hao, Sheldon X.-D. Tan, E. Tlelo-Cuautle, Jacob Relles, Chao Hu, Wenjian Yu, Yici Cai, Guoyong Shi, Statistical

Extraction and Modeling of Inductance Considering Spatial Correlation, Analog Integrated Circuits and Signal Processing, SM2ACD2010 Special Issue, vol. 73, no. 1, pp. 3-11, ISSN: 0925-1030 (Print) 1573-1979 (Online), October 2012. DOI 10.1007/s10470-011-9720-8 [J53] S. Polanco-Martagón, G. Reyes-Salgado, G. Flores-Becerra, I. Guerra-Gómez, E. Tlelo-Cuautle, L. Gerardo de la Fraga, M.A. Duarte-Villaseñor, Selection of MOSFET Sizes by Fuzzy Sets Intersection in the Feasible Solutions Space, Journal of Applied Research and Technology, vol. 10, no. 3, pp. 472-483, ISSN: 1665-6423 (Online), June 2012. [J52] Luis G. de la Fraga, E. Tlelo-Cuautle, V.H. Carbajal-Gómez, J.M. Muñoz-Pacheco, On Maximizing Positive Lyapunov Exponents in a Chaotic Oscillator with Heuristics, Revista Mexicana de Física, vol. 58, no. 3, pp. 274–281, ISSN: 0035-001X (Print), June 2012. [J51] M.A. Duarte-Villaseñor, E. Tlelo-Cuautle, L. Gerardo de la Fraga, Binary genetic encoding for the synthesis of mixed-mode circuit topologies, Circuits, Systems and Signal Processing, vol. 31, no. 3, pp. 849-863, ISSN: 0278-081X (Print) 1531-5878 (Online), June 2012. DOI: 10.1007/s00034-011-9353-2 [J50] J.M. Muñoz-Pacheco, W. Campos-López, E. Tlelo-Cuautle, C. Sánchez-López, OpAmp-, CFOA- and OTA-Based Configurations to Design Multi-Scroll Chaotic Oscillators, Trends in Applied Sciences Research, vol. 7, no. 2, pp. 168-174, eISSN: 2151-7908, pISSN: 1819-3579, February 2012. DOI: 10.3923/tasr.2012 [J49] C. Sánchez-López, F.V. Fernández, E. Tlelo-Cuautle, S. X.-D. Tan, Pathological Element-Based Active Device Models and Their Application to Symbolic Analysis, IEEE Transactions on Circuits and Systems I: Regular papers, vol. 58, no. 6, pp. 13821395, ISSN: 1549-8328 (Print), June 2011. DOI: 10.1109/TCSI.2010.2097696 [J48] C. Sánchez-López, E. Tlelo-Cuautle, E. Martínez-Romero, Symbolic Analysis of OTRAs-Based Circuits, Journal of Applied Research and Technology, vol. 9, no. 1, pp. 69-80, ISSN: 1665-6423 (Online), April 2011. [J47] V.H. Carbajal-Gómez, E. Tlelo-Cuautle, R. Trejo-Guerra, C. Sánchez-López, J.M. Muñoz-Pacheco, Experimental Synchronization of Multiscroll Chaotic Attractors using Current-Feedback Operational Amplifiers, Nonlinear Science Letters B: Chaos, Fractal and Synchronization, vol. 1, no. 1, pp. 37-42, ISSN: 2078-2314, 2011. [J46] A. De Moya, A. Perez, J. Plaza, E. Tlelo, A. Torres, A Procedure to Obtain the Solution of the Potential Function in Semiconductor Materials, Revista Colombiana de Física, vol. 42, no. 2, pp. 132-135, ISSN: 0120-2650 (Online), 2010. [J45] R. Trejo-Guerra, E. Tlelo-Cuautle, J.M. Muñoz-Pacheco, C. Sánchez-López, C. Cruz-Hernández, On the relation between the number of scrolls and the Lyapunov exponents in PWL-functions-based n-scroll chaotic oscillators, International Journal of Nonlinear Sciences & Numerical Simulation, vol. 11, no. 11, pp. 903-910, ISSN: 1565-1339 (Print), 2010. [J44] E. Tlelo-Cuautle, C. Sánchez-López, E. Martínez-Romero, Sheldon X.-D. Tan, Symbolic analysis of analog circuits containing voltage mirrors and current mirrors, Analog Integrated Circuits and Signal Processing, vol. 65, no. 1, pp. 89-95, ISSN: 0925-1030 (Print) 1573-1979 (Online), October 2010. DOI: 10.1007/s10470-010-9455-y [J43] R. Trejo-Guerra, E. Tlelo-Cuautle, C. Sánchez-López, J.M. Muñoz-Pacheco, C. Cruz-Hernández, Realization of multiscroll chaotic attractors by using current-feedback operational amplifiers, Revista Mexicana de Física, vol. 56, no. 4, pp. 268-274, ISSN: 0035-001X (Print), August 2010. [J42] C. Sánchez-López, F.V. Fernández, E. Tlelo-Cuautle, Generalized Admittance Matrix Models of OTRAs and COAs, Microelectronics Journal, vol. 41, no. 8, pp. 502-505, ISSN: 0026-2692 (Print), August 2010. DOI: 10.1016/j.mejo.2010.06.010 [J41] E. Tlelo-Cuautle, C. Sánchez-López, D. Moro-Frías, Symbolic analysis of (MO)(I)CCI(II)(III)-based analog circuits, International Journal of Circuit Theory and Applications, vol. 38, no. 6, pp. 649-659, ISSN: 0098-9886 (Print) 1097-007X (Online), August 2010. DOI: 10.1002/cta.582 [J40] C. Sánchez-López, R. Trejo-Guerra, J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, N-scroll chaotic attractors from saturated functions employing CCII+s, Nonlinear Dynamics, vol. 61, no. 1-2, pp. 331-341, ISSN: 0924-090X (Print) 1573-269X (Online), July 2010. DOI: 10.1007/s11071-009-9652-3 [J39] E. Tlelo-Cuautle, I. Guerra-Gómez, M.A. Duarte-Villaseñor, Luis G. de la Fraga, G. Flores-Becerra, G. Reyes-Salgado, C.A. Reyes-García, G. Rodríguez-Gómez, Applications of evolutionary algorithms in the design automation of analog integrated circuits, Journal of Applied Sciences, vol. 10, no. 17, pp. 1859-1872, ISSN: 1812-5654 (Print) 1812-5662 (Online), 2010. [J38] R. Trejo-Guerra, E. Tlelo-Cuautle, C. Cruz-Hernández, C. Sánchez-López, Chaotic communication system using Chua’s oscillators realized with CCII+s, International Journal of Bifurcations and Chaos, vol. 19, no. 12, pp. 4217-4226, ISSN: 02181274 (Print) 1793-6551 (Online), December 2009. DOI: 10.1142/S0218127409025304 [J37] J.R. Mendoza-­‐Vázquez, E. Tlelo-Cuautle, J.L. Vázquez-González, A.Z. Escudero-­‐Uribe, Simulation of a parallel mechanical elbow with 3 DOF, Journal of Applied Research and Technology, vol. 7, no. 2, pp. 113-123, ISSN: 1665-6423, August 2009. [J36] J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, Automatic synthesis of 2D-n-scrolls chaotic systems by behavioral modeling, Journal of Applied Research and Technology, vol. 7, no. 1, pp. 5-14, ISSN: 1665-6423, April 2009. [J35] R. de Jesús Peregrina, A. Díaz-Sánchez, E. Tlelo-Cuautle, J.M. Rocha-Pérez, A novel CMOS exponential transconductor operating in weak inversion, International Journal of Electronics, vol. 95, no. 12, pp. 1221-1228, ISSN: 0020-7217, 2008. [J34] M. Fakhfakh, S. Masmoudi, E. Tlelo-Cuautle, M. Loulou, Synthesis of switched current memory cells using the nullor approach and application to the design of high performance SI sigma delta modulators, WSEAS Transaction on Electronics,

Special Issue: Modern circuit components for analogue signal processing and their applications, vol. 5, no. 6, pp. 265-273, ISSN: 1109-9445, 2008. [J33] E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, I. Guerra-Gómez, Automatic synthesis of VFs and VMs by applying genetic algorithms, Circuits, Systems and Signal Processing, vol. 27, no. 3, pp. 391-403, ISSN: 0278-081X (Print) 1531-5878 (Online), June 2008. DOI: 10.1007/s00034-008-9030-2. [J32] E. Tlelo-Cuautle, D. Moro-Frías, C. Sánchez-López, M.A. Duarte-Villaseñor, Synthesis of CCII-s by superimposing VFs and CFs through genetic operations, IEICE Electron. Express, Vol. 5, No. 11, pp. 411-417, ISSN: 1349-2543 (online), June 2008. [J31] E. Tlelo-Cuautle, J.M. Muñoz-Pacheco, Automatic simulation of 1D and 2D chaotic oscillators, Journal of Physics: Conference Series, vol. 96, no. 1, February 2008. DOI: 10.1088/1742-6596/96/1/012059. [J30] J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, Synthesis of n-scrolls attractors using saturated functions from high level simulation, Journal of Physics: Conference Series, vol. 96, no. 1, February 2008. DOI: 10.1088/1742-6596/96/1/012050. [J29] E. Tlelo-Cuautle, J.M. Muñoz-Pacheco, J. Martínez-Carballido, Frequency-scaling simulation of Chua's circuit by automatic determination and control of step-size, Applied Mathematics and Computation, vol. 194, Issue 2, pp. 486-491, ISSN: 0096-3003, December 2007. [J28] R. Trejo-Guerra, E. Tlelo-Cuautle, J.M. Muñoz-Pacheco, C. Cruz-Hernández, C. Sánchez-López, High-Level Simulation of Chua’s Circuit to Verify Frequency Scaling Behavior, Research in Computing Science, Special Issue: Advances in Computer Science and Engineering, vol. 29, pp. 37-43, ISSN 1870-4069, November 2007. [J27] A. Peña-Pérez, E. Tlelo-Cuautle, A. Díaz-Méndez, Diseño de un CFOA Compatible en Tecnología CMOS y su Aplicación en Circuitos Lineales y No Lineales, Científica, vol. 11, no. 3, pp. 121-127, ISSN: 1665-0654, Julio-Septiembre 2007. [J26] E. Tlelo-Cuautle, J.M. Muñoz-Pacheco, Simulation of Chua's circuit by automatic control of step-size, Applied Mathematics and Computation, vol. 190, Issue 2, pp. 1526-1533, ISSN: 0096-3003, July 2007. [J25] E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, J.M. García-Ortega, Modelado y Simulación de un oscilador caótico usando MATLAB, IEEE Latin America Transactions, vol. 5, no. 2, pp. 95-98, ISSN: 1548-0992 (online), May 2007. [J24] A. Peña-Pérez, E. Tlelo-Cuautle, A. Díaz-Méndez, C. Sánchez-López, Diseño de un CFOA compatible con CMOS y su aplicación en filtros analógicos, IEEE Latin America Transactions, vol. 5, no. 2, pp. 72-76, ISSN: 1548-0992 (Online), May 2007. [J23] J.M. García-Ortega, E. Tlelo-Cuautle, C. Sánchez-López, Design of current-mode Gm-C filters from the transformation of opamp-RC filters, Journal of Applied Sciences, vol. 7, no. 9, pp. 1321-1326, ISSN: 1812-5654 (Print) 1812-5662 (Online), 2007. [J22] E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, J.M. García-Ortega, C. Sánchez-López, Designing SRCOs by combining SPICE and Verilog-A, International Journal of Electronics, vol. 94, no. 4, pp. 373-379, ISSN: 0020-7217 (Print) 1362-3060 (Online), April 2007. DOI: 10.1080/00207210701294940. [J21] E. Tlelo-Cuautle, J.M. Muñoz-Pacheco, Numerical simulation of Chua´s circuit oriented to circuit synthesis, International Journal of Nonlinear Sciences & Numerical Simulation, vol. 8, no. 2, pp. 249-256, ISSN: 1565-1339 (Print), April 2007. [J20] E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, C.A. Reyes-García, G. Reyes-Salgado, Automatic synthesis of electronic circuits using genetic algorithms, Computación y Sistemas, vol. 10, no. 3, pp. 217-229, ISSN 1405-5546, January-March 2007. [J19] E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, Designing Chua's circuit from the behavioral to the transistor level of abstraction, Applied Mathematics and Computation, vol. 184, Issue 2, pp. 715-720, ISSN: 0096-3003, January 2007. [J18] E. Tlelo-Cuautle, A. Gaona-Hernández, J. García-Delgado, Implementation of a chaotic oscillator by designing Chua's diode with CMOS CFOAs, Analog Integrated Circuits and Signal Processing, vol. 48, no. 2, pp. 159-162, ISSN: 0925-1030 (Print) 1573-1979 (Online), August 2006. [J17] J. Plaza-Castillo, N. Torres-López, E. Tlelo-Cuautle, A. Torres-Jácome, Solution of the surface potential for siliconsemiconductors at high levels of concentrations and higher depths, Sensing, Computing & Automation; An added volume of DCDIS Journal, Series B: Applications and Algorithms, Watam Press, Waterloo, pp. 1418-1422, ISSN: 1492-8760, May 2006. [J16] L. Torres-Papaqui, D. Torres-Muñoz, E. Tlelo-Cuautle, Synthesis of VFs and CFs by manipulation of generic cells, Analog Integrated Circuits and Signal Processing, vol. 46, no. 2, pp. 99-102, ISSN: 0925-1030 (Print) 1573-1979 (Online), February 2006. [J15] E. Tlelo-Cuautle, C. Sánchez-López, F. Sandoval-Ibarra, Computing symbolic expressions in analog circuits using nullors, Computación y Sistemas, vol. 9, no. 2, pp. 119-132, ISSN 1405-5546, Octubre-Diciembre 2005. [J14] E. Tlelo-Cuautle, D. Torres-Muñoz, L. Torres-Papaqui, On the computational synthesis of CMOS voltage followers, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E88-A, no. 12, pp.3479-3484, ISSN: 0916-8508, December 2005. [J13] E. Tlelo-Cuautle, J. Aguila-Meza, Enhancing the symbolic analysis of analog circuits, Journal of Applied Research and Technology, vol. 3, no. 2, pp. 150-160, ISSN: 1665-6423, August 2005. [J12] J. Plaza-Castillo, E. Tlelo-Cuautle, A. Torres-Jácome, Solution of the surface potential versus distance at various bulk potentials for silicon, Modelling, Control and Application; An added volume of DCDIS Journal, Series B: Applications and Algorithms, Watam Press, Waterloo, pp. 333-336, ISSN: 1492-8760, July 2005. [J11] D. Torres-Muñoz y E. Tlelo-Cuautle, Síntesis de filtros en modo voltaje y modo corriente usando un dispositivo activo universal, Información Tecnológica, vol. 15, no. 6, pp. 59-62, ISSN: 0716-8756, Diciembre 2004.

[J10] E. Tlelo-Cuautle, C. Sánchez-López, Symbolic computation of NF of transistor circuits, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E87-A, no. 9, pp. 2420-2425, ISSN: 0916-8508, September 2004. [J9] E. Tlelo-Cuautle, A. Quintanar-R., G. Gutiérrez-P., M. González-R., S. Fuentes-Goiz, Interactive system for the symbolic analysis of analog circuits, WSEAS Trans on Circuits and Systems, vol. 3, issue 4, pp. 810-812, ISSN: 1109-2734, June 2004. [J8] L. Torres-Papaqui and E. Tlelo-Cuautle, Analog circuit synthesis: A proposed approach to design VFs, WSEAS Trans. on Circuits and Systems, issue 4, vol. 3, pp. 813-815, ISSN: 1109-2734, June 2004. [J7] E. Tlelo-Cuautle, A. Quintanar-Ramos, G. Gutiérrez-Pérez, M. González de la Rosa, SIASCA: Interactive system for the symbolic analysis of analog circuits, IEICE Electronics Express, vol. 1, no. 1, pp. 19-23, ISSN: 1349-2543 (Online), April 2004. [J6] E. Tlelo, C. Sánchez, F. Sandoval, G. Flores, Análisis simbólico en circuitos electrónicos analógicos manipulando estructuras de datos, Información Tecnológica, vol. 15, no. 2, pp. 101-104, ISSN: 0716-8756, Abril 2004. [J5] E. Tlelo-Cuautle, A. Sarmiento-Reyes, A pure nodal analysis method suitable for analog circuits using nullors, Journal of Applied Research and Technology, vol. 1, no. 3, pp. 235-247, ISSN: 1665-6423, October 2003. [J4] D. Torres-Muñoz, E. Tlelo-Cuautle, A. Díaz-Méndez, A. Díaz-Sánchez, Adjoint transformations in OTA-C filters using nullors, WSEAS Trans. on Systems, Issue 2, Vol. 2, pp. 354-357, ISSN 1109-2777, April 2003. [J3] E. Tlelo-Cuautle, C. Sánchez-López, G. Flores-Becerra, F. Sandoval-Ibarra, Symbolic analysis: improving the formulation approach of analog circuits, WSEAS Trans on Circuits, Issue 1, vol. 2, pp. 297-300, ISSN: 1109-2734, January 2003. [J2] A. Díaz-M., J. Sánchez-G., M.A. García-A., E. Tlelo-C., A four-quadrant analog multiplier biased at 1.2v working in current-mode, WSEAS Transactions on Systems, Issue 1, vol. 2, pp. 1-4, ISSN 1109-2777, 2003. [J1] C. Sánchez-López, A. Díaz-Sánchez, E. Tlelo-Cuautle, Generating gaussian functions using low-voltage MOS-translinear circuits, WSEAS Trans. on Systems, Issue 2, Vol. 1, pp. 190-197, ISSN: 1109-2777, April 2002.

d. Memorias in Extenso Internacionales [C84] Xue-Xin Liu, Adolfo Adair Palma-Rodriguez, Santiago Rodriguez-Chavez, Sheldon X.-D. Tan, Esteban Tlelo-Cuautle, Yici Cai, Performance Bound and Yield Analysis for Analog Circuits under Process Variations, 18th Asia and South Pacific Design Automation Conference (ASP-DAC), pp. , ISBN: , Yokohama, Japan, January 22-25, 2013. [C83] E. Tlelo-Cuautle, C. Sanchez-Lopez, S. X.-D. Tan, Symbolic Nodal Analysis of Analog Integrated Circuits Using Pathological Elements, IEEE NEWCAS, Special Session: Latest CAD Techniques for Analog/Mixed-Signal Circuit Design Automation, pp. 161-164, ISBN: 978-1-4673-0859-5, Montreal, June 17-20, 2012. [C82] A. Sallem, M. Fakhfakh, E. Tlelo-Cuautle, M. Loulou, On the Optimal Design of CC-Based Active Filters, IEEE International conference on Design & Technology of Integrated Systems in nanoscale era (DTIS), pp. 1-5, ISBN: 978-1-46731928-7, Gammarth, Tunisia, May 16-18, 2012. [C81] Santiago Rodriguez-Chavez, Esteban Tlelo-Cuautle, Adolfo A. Palma-Rodriguez, and Sheldon X.-D. Tan, Symbolic DDDbased tool for the computation of noise in CMOS analog circuits, International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), ISBN: 978-1-4577-1117-6, Playa del Carmen, México, March 14-17, 2012. [C80] Adolfo A. Palma-Rodriguez, Esteban Tlelo-Cuautle, Santiago Rodriguez-Chavez, and Sheldon X.-D. Tan, DDD-Based Symbolic Sensitivity Analysis of Active Filters, International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), ISBN: 978-1-4577-1117-6, Playa del Carmen, México, March 14-17, 2012. [C79] A. Sallem, M. Fakhfakh, E. Tlelo-Cuautle, M. Loulou, Multi-Objective Simulation-Based Optimization for the Optimal Design of Analog Circuits, IEEE International Conference on Microelectronics (ICM), pp. 1-4, ISBN: 978-1-4577-2209-7/11, Yasmine Hammamet, Tunisia, December 19-22, 2011. WINNER PAPER in The IEEE Council on Electronic Design Automation ‘‘CEDA’’ Tunisia Chapter, CEDA's ENG-OPTIM'Contest 2011: "Engineering Applications of Optimization Techniques". [C78] E. Tlelo-Cuautle, D. Moro-Frias, C. Sánchez-López, M. Fakhfakh, Design of current conveyors and their applications in universal filters, 8th International Conference on Electrical Engineering, Computing Science and Automatic Control (CCE), pp. 1060-1065, ISBN: 978-1-4577-1013-1, Mérida Yucatán, México, October 26-28, 2011. [C77] R. Trejo-Guerra, E. Tlelo-Cuautle, J.M. Muñoz-Pacheco, C. Sánchez-López, Frequency limitations from the circuit realization of Saw-tooth based Multi-scroll Oscillators, International Workshop on Nonlinear Dynamics and Synchronization (INDS), ISBN: 978-1-4577-0759-9, Klagenfurt, Austria, July 25-27, 2011. [C76] E. Zambrano-Serrano, J.M. Muñoz-Pacheco, O. Félix-Beltran, R. Trejo-Guerra, Luz del C. Gómez-Pavón, E. Tlelo-Cuautle, C. Sánchez-López, A. Luis-Ramos, Synchronization of multi-directional multi-scroll chaos generators: A Hamiltonian approach, International Workshop on Nonlinear Dynamics and Synchronization (INDS), ISBN: 978-1-4577-0759-9, Klagenfurt, Austria, July 25-27, 2011. [C75] C. Sánchez-López, J.M. Muñoz-Pacheco, V.H. Carbajal-Gómez, R. Trejo-Guerra, E. Tlelo-Cuautle, Automatic Synthesis of Chaotic Attractors Using Surrogate Functions, International Workshop on Nonlinear Dynamics and Synchronization (INDS), ISBN: 978-1-4577-0759-9, Klagenfurt, Austria, July 25-27, 2011. [C74] C. Sánchez-López, J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, V.H. Carbajal-Gómez, R. Trejo-Guerra, On the trade-off between the number of scrolls and the operating frequency of the chaotic attractors, IEEE International Symposium on Circuits and Systems (ISCAS), pp. 2950-2953, ISBN: 978-1-4244-9472-9, Rio de Janeiro, Brasil, May 15-18, 2011.

[C73] A. Sallem, I. Guerra-Gómez, M. Fakhfakh, M. Loulou, E. Tlelo-Cuautle, Simulation-Based Optimization of CCIIs’ Performances in Weak Inversion, IEEE International Conference on Electronics, Circuits, and Systems (ICECS), pp. 661-664, ISBN: 978-1-4244-81567-69/10, Athens, Greece, December 12-15, 2010. [C72] E. Martínez-Romero, E. Tlelo-Cuautle, C. Sánchez-López, S. X.-D. Tan, Symbolic Noise Analysis of Low Voltage Amplifiers by Using Nullors, International Workshop on Symbolic and Numerical Methods, modeling and Applications to Circuit Design (SM2ACD), ISBN: 978-1-4244-6815-7, Tunisia, October 5-6, 2010. [C71] Jacob Relles, Muhua Ngan, E. Tlelo-Cuautle, Sheldon X.-D. Tan, Chao Hu, Wenjian Yu, Yici Cai, Statistical extraction and modeling of 3D inductance with spatial correlation, International Workshop on Symbolic and Numerical Methods, modeling and Applications to Circuit Design (SM2ACD), ISBN: 978-1-4244-6815-7, Tunisia, October 5-6, 2010. [C70] R. Trejo-Guerra, E. Tlelo-Cuautle, M. Jiménez-Fuentes, C. Sánchez-López, Multiscroll Oscillator based on Floating Gate CMOS Inverter, IEEE CCE, pp. 541-545, ISBN: 978-1-4244-7314-4, México, September 8-10, 2010. [C69] I. Guerra-Gómez, E. Tlelo-Cuautle, Luis G. de la Fraga, Sensitivity Analysis in the Optimal Sizing of Analog Circuits by Evolutionary Algorithms, IEEE CCE, pp. 381-385, ISBN: 978-1-4244-7314-4, México, September 8-10, 2010. [C68] E. Tlelo-Cuautle, E. Martínez-Romero, C. Sánchez-López, S. X.-D. Tan, Symbolic Behavioral Modeling of Low Voltage Amplifiers, IEEE CCE, pp. 510-514, ISBN: 978-1-4244-7314-4, México, September 8-10, 2010. [C67] I. Guerra-Gómez, E. Tlelo-Cuautle, Trent McConaghy, Luis G. de la Fraga, Georges Gielen, G. Reyes-Salgado, J.M. Muñoz-Pacheco, Sizing mixed-mode circuits by multi-objective evolutionary algorithms, IEEE MWSCAS, pp. 813-816, ISBN: 978-1-4244-7772-2, Seattle, USA, August 1-5, 2010. [C66] J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, R. Trejo-Guerra, C. Sánchez-López, Chaos-Based Communication Systems by Applying Hamiltonian Synchronization, IEEE MWSCAS, pp. 343-346, ISBN: 978-1-4244-7772-2, Seattle, USA, 2010. [C65] I. Guerra-Gómez, E. Tlelo-Cuautle, Trent McConaghy, Georges Gielen, Optimizing current conveyors by evolutionary algorithms including differential evolution, IEEE ICECS, Special Session: Applications of Evolutionary Computation Techniques to Analog, Mixed-Signal and RF Circuit Design, pp. 259-262, ISBN: 978-1-4244-5091-6, Tunisia, December, 2009. [C64] E. Tlelo-Cuautle, E. Martínez-Romero, C. Sánchez-López, Sheldon X.D.-Tan, Symbolic Formulation Method for MixedMode Analog Circuits Using Nullors, IEEE ICECS, pp. 856-859, ISBN: 978-1-4244-5091-6, Tunisia, December, 2009. [C63] G. Flores-Becerra, S. Polanco-Martagón, E. Tlelo-Cuautle, Fuzzy–Set Based Approach to Compute Optimum Sizes of Voltage Followers, IEEE ICECS, pp. 844-847, ISBN: 978-1-4244-5091-6, Tunisia, December, 2009. [C62] I. Guerra-Gómez, E. Tlelo-Cuautle, C.A. Reyes-García, G. Reyes-Salgado, Luis G. de la Fraga, Non-sorting genetic algorithm in the optimization of unity-gain cells, IEEE CCE, pp. 445-450, ISBN: 978-1-4244-4689-6, Toluca, Nov. 2009. [C61] G. Flores-Becerra, E. Tlelo-Cuautle, S. Polanco-Martagón, Applying Fuzzy Sets Intersection in the Sizing of Voltage Followers, Fifth Latin American Workshop on Non-Monotonic Reasoning (LANMR'09), vol. 533, pp. 209-216, ISSN:1613-0073, Apizaco, Tlaxcala, Mexico, November 5-6, 2009. ONLINE available http://CEUR-WS.org/Vol-533/ [C60] I. Guerra-Gómez, E. Tlelo-Cuautle, Trent McConaghy, Georges Gielen, Decomposition-Based Multi-Objective Optimization of Second Generation Current Conveyors, IEEE MWSCAS, pp. 220-223, ISBN: 978-1-4244-4480-9, ISSN: 15483746, Cancún, México, August 2-4, 2009. [C59] S. Polanco–Martagón, G. Flores–Becerra, E. Tlelo-Cuautle, Computing Optimum Sizes of a Voltage Follower using Fuzzy Sets, IEEE MWSCAS, pp. 216-219, ISBN: 978-1-4244-4480-9, ISSN: 1548-3746, Cancún, México, August 2-4, 2009. [C58] J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, V.H. Carbajal-Gómez, A CAD-Tool for the Design of n-Scrolls Chaotic Systems from Behavioral Modeling, Second International Workshop on Nonlinear Dynamics and Synchronization (INDS'09), pp. 198-202, ISBN: 978-3-8322-7943-1, Klagenfurt, Austria, July 20-21, 2009. [C57] C. Sánchez-López, E. Tlelo-Cuautle, Symbolic Behavioral Model Generation of Current-Mode Analog Circuits, IEEE ISCAS, pp. 2761-2764, ISBN: 978-1-4244-3228-0, Taipei, Taiwan, May 24-27, 2009. [C56] Mourad Fakhfakh, E. Tlelo-Cuautle, D. Moro-Frías, Mourad Loulou, Optimized CCII-based tuneable filter and oscillator using minimum number of passive elements, IEEE SETIT, ISBN: 978-9973-0-0123-8, Hammamet, Tunisia, March 22-26, 2009. [C55] E. Tlelo-Cuautle, D. Moro-Frías, M. Fakhfakh, Systematic design of CCI(II)(III)s by combining UGCs, IEEE IDT, ISBN: 978-1-4244-3478-7/08, Monastir, Tunisia, December 20-22, 2008. [C54] C. Sánchez-López, D. Moro-Frías, E. Tlelo-Cuautle, Improving the formulation process of the system of equations of analog circuits, SM²ACD, pp. 102-106, Erfurt, Germany, October 7-8, 2008. [C53] C. Sánchez-López, E. Tlelo-Cuautle, Novel SBG, SDG and SAG techniques for symbolic analysis of analog integrated circuits, SM²ACD, pp. 17-22, Erfurt, Germany, October 7-8, 2008. [C52] J.R. Mendoza-­‐Vázquez, A. Z. Escudero-­‐Uribe, E. Tlelo-Cuautle, Modeling and simulation of a parallel mechanical elbow with 3 DOF, IEEE CERMA, pp. 455-460, ISBN: 978-0-7695-3320-9/08, September 30 - October 3, 2008. [C51] E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, Automatic synthesis of CMOS compatible CCII+s, IEEE NEWCAS-TAISA, pp. 117-120, ISBN: 978-1-4244-2332-3/08, Montreal, June 22-25, 2008. [C50] M. Fakhfakh, M. Loulou, E. Tlelo-Cuautle, An improved CMOS class AB first generation current conveyor, IEEE NEWCAS-TAISA, pp. 121-124, ISBN: 978-1-4244-2332-3/08, Montreal, June 22-25, 2008. [C49] J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, R. Trejo-Guerra, C. Cruz-Hernández, Synchronization of n-Scrolls chaotic systems synthesized from high-level behavioral modeling, IEEE ICCDCS, ISBN: 978-1-4244-1957-9, Cancun México, April 28-30, 2008.

[C48] D. Moro-Frías, E. Tlelo-Cuautle, M. Fakhfakh, Design of CCI-based tuneable active filters and sinusoidal oscillator, IEEE ICCDCS, ISBN: 978-1-4244-1957-9, Cancun, México, April 28-30, 2008. [C47] I. Guerra-Gómez, E. Tlelo-Cuautle, Peng Li, Georges Gielen, Simulation-based optimization of UGCs performances, IEEE ICCDCS, ISBN: 978-1-4244-1957-9, Cancun, México, April 28-30, 2008. [C46] C. Sánchez-López, R. Trejo-Guerra, E. Tlelo-Cuautle, Simulation of Chua's Chaotic Oscillator Using Unity-­‐ Gain Cells, IEEE ICCDCS, ISBN: 978-1-4244-1957-9, Cancun, México, April 28-30, 2008. [C45] R.Trejo-Guerra, E. Tlelo-Cuautle, C.Cruz-Hernández, C. Sánchez-López, M. Fakhfakh, Current Conveyor Realization of Synchronized Chua's Circuits for Binary Communications, IEEE DTIS, ISBN 978-1-4244-1577-9, Tozeur-Tunis, March 2008. [C44] Mourad Fakhfakh, Siwar Masmoudi, Mourad Loulou, E. Tlelo-Cuautle, Synthesis of Voltage Followers and Design of Switched Current Memory Cells, IEEE ICM, pp. 148-151, ISBN 978-1-4244-1847-3, Cairo, Egypt, December 28-30, 2007. [C43] C. Sánchez-López, E. Tlelo-Cuautle, M. Fakhfakh, M. Loulou, Computing simplified noise-symbolic-expressions in CMOS CCs by applying SPA and SAG, IEEE ICM, pp. 159-162, ISBN 978-1-4244-1847-3, Cairo, Egypt, December 28-30, 2007. [C42] M. Fakhfakh, M. Loulou, E. Tlelo-Cuautle, Synthesis of CCIIs and Design of Simulated CCII Based Floating Inductances, IEEE ICECS, pp. 379-382, ISBN: 1-4244-1378-8, Marrakech, Morocco, December 11-14, 2007. [C41] E. Tlelo-Cuautle, C. Sánchez-López, M. Fakhfakh, M. Loulou, Designing SRCOs by Symbolic-Behavioral-Modeling of Unity-Gain Cells, IEEE ICECS, pp. 1035-1038, ISBN: 1-4244-1378-8, Marrakech, Morocco, December 11-14, 2007. [C40] Carlos Sánchez-López, Lancelot García-Leyva, Esteban Tlelo-Cuautle, Low Voltage Chaotic Oscillator using Voltage and Current Followers, IEEE CERMA, vol. 1, pp. 159-163, Cuernavaca, Morelos, September 2007. [C39] E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, C.A. Reyes-García, C. Sánchez-López, G. Reyes-Salgado, M. Fakhfakh, M. Loulou, Designing VFs by applying genetic algorithms from nullator-based descriptions, IEEE ECCTD, pp. 555-558, ISBN: 14244-1342-7, Sevilla, Spain, August 26-30, 2007. [C38] M. Fakhfakh , M. Loulou, N. Masmoudi, C. Sánchez-López, E. Tlelo-Cuautle, Symbolic Noise Figure Analysis of CCII+s, 4th Int Multi-Conf SSD, vol. IV, ISBN: 978-9973-959-06-5, Hammamet, Tunisia, March 19-22, 2007. [C37] C. Sánchez-López, E. Tlelo-Cuautle, Symbolic Noise Analysis in Gm-C Filters, IEEE CERMA, vol. I, pp. 49-53, ISBN: 07695-2569-5/06, Cuernavaca, México, September 26-29, 2006. [C36] E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, J.M. García-Ortega, Modeling and simulation of a chaotic oscillator by MATLAB, IEEE CERMA, vol. I, pp. 239-242, ISBN: 0-7695-2569-5/06, México, September 26-29, 2006. SELECTED PAPER published in IEEE Latin America Transactions, vol. 5, no. 2, pp. 95-98, May 2007. [C35] A. Peña-Pérez, E. Tlelo-Cuautle, A. Díaz-Méndez, C. Sánchez-López, Design of a CMOS Compatible CFOA and its Application in Analog Filtering, IEEE CERMA, pp. 235-238, ISBN: 0-7695-2569-5/06, Cuernavaca, México, Sept 26-29, 2006. SELECTED PAPER published in IEEE Latin America Transactions, vol. 5, no. 2, pp. 72-76, May 2007. [C34] E. Tlelo-Cuautle, D. Torres-Muñoz, L. Torres-Papaqui and A. Gaona-Hernández, Synthesis of CCII+s and CFOAs by manipulation of VFs and CMs, IEEE BMAS, web-publication, September 2005. [C33] D. Torres-Muñoz, E. Tlelo-Cuautle, Automatic biasing and sizing of CMOS analog integrated circuits, IEEE MWSCAS, Cincinnati, Ohio, pp. 915-918, August 2005. [C32] M. Muñoz-Pacheco, E. Tlelo-Cuautle, Synthesis of OpAmps by Manipulation of BBBs Described Under the Standard of Verilog-AMS, IEEE MWSCAS, Cincinnati, Ohio, pp. 591-594, August 2005. [C31] R. De Jesús-Peregrina, A. Díaz-Sánchez, E. Tlelo-Cuautle, Three Transistors Exponential Transconductor, IEEE MWSCAS, Cincinnati, Ohio, pp. 9-12, August 2005. [C30] C. Sánchez-López, E. Tlelo-Cuautle, Behavioral Model Generation for Symbolic Analysis of Analog Integrated Circuits, IEEE ISSCS, Iasi, Romania, July 14-15, vol. 1, pp. 327-330, 2005. [C29] L. Torres-Papaqui, E. Tlelo-Cuautle, Synthesis of CCs and CFOAs by manipulation of VFs and CFs, IEEE BMAS, pp.9296, ISBN: 0-7803-8615-9, San José CA, October 2004. [C28] C. Sánchez-López, E. Tlelo-Cuautle, Symbolic noise analysis in analog integrated circuits, IEEE ISCAS, vol. V, pp. 245248, ISBN: 0-7803-8252-8, Vancouver, May 2004. [C27] J. Aguila-Meza, L. Torres-Papaqui, E. Tlelo-Cuautle, Improving symbolic analysis in CMOS analog integrated circuits, IEEE ISCAS, vol. V, pp. 193-196, ISBN: 0-7803-8252-8, Vancouver, May 2004. [C26] E. Tlelo-Cuautle, C. Sánchez-López, F. Sandoval-Ibarra, Symbolic analysis: a formulation approach by manipulating data structures, IEEE ISCAS, vol. IV, pp. 640-643, ISBN: 0-7803-7762-1, Bangkok, May 2003. [C25] E. Tlelo-Cuautle, A. Díaz-Sánchez, An heuristic circuit-generation technique for the design-automation of analog circuits, IEEE ISCAS, vol. I, pp. 193-196, ISBN: 0-7803-7762-1, Bangkok, May 2003. [C24] E. Juárez-Hernández, A. Díaz-Sánchez, E. Tlelo-Cuautle, A 1.35GHz CMOS wideband frequency synthesizer for mobile communications, IEEE ISCAS, vol. II, pp. 292-295, ISBN: 0-7803-7762-1, Bangkok, May 2003. [C23] C. Sánchez-López, A. Díaz-Sánchez, E. Tlelo-Cuautle, Analog implementation of MOS-Translinear Morlet wavelets”, IEEE ISCAS, vol I, pp. 393-396, ISBN: 0-7803-7762-1, Bangkok, May 2003. [C22] C. Sánchez-López, E. Tlelo-Cuautle, F. Sandoval-Ibarra, A. Díaz-Méndez, Symbolic computation of NF of CMOS circuits, IASTED Circuits, Signals and Systems, pp. 326-329, ISBN: 0-88986-351-2, Cancún, May 2003.

[C21] E. Tlelo-Cuautle, D. Torres-Muñoz, A. Díaz-Méndez, Synthesis of current-mode filters using a universal active device, IX IBERCHIP, Poster Session, ISBN: 959-261-105-X, Cuba, March 2003. [C20] C. Sánchez-López, E. Tlelo-Cuautle, A. Díaz-Sánchez, Computing the noise figure of MOST circuits by applying symbolic analysis, IEEE MWSCAS, vol. III, pp. 429-432, ISBN: 0-7803-7524-6, Tulsa Oklahoma, August 2002. [C19] C. Sánchez-López, A. Díaz-Sánchez, E. Tlelo-Cuautle, MOS-Translinear Morlet wavelets, IEEE MWSCAS, vol. I, pp. 255-258, ISBN: 0-7803-7524-6, Tulsa Oklahoma, August 2002. [C18] E. Tlelo-Cuautle, An efficient biasing technique suitable for any kind of the four basic amplifiers designed at nullor level, IEEE ISCAS, vol. III, pp. 535-538, ISBN: 0-7803-7449-5, Scottsdale AZ, May 2002. [C17] E. Tlelo-Cuautle, Computing the elements embedded into a positive feedback loop, IEEE ISCAS, vol. III, pp. 531-534, ISBN: 0-7803-7449-5, Scottsdale AZ, May 2002. [C16] E. Tlelo-Cuautle, A. Sarmiento-Reyes, Transforming OTA-C filters from voltage- to current-mode, IEEE ICCDCS, pp. C022-1-C022-4, ISBN: 0-7803-7381-2, Aruba, April 2002. [C15] E. Tlelo-Cuautle, J. Cid-Monjaráz, Computing symbolic transfer functions of analog circuits by applying nodal-analysis, IEEE ICCDCS, pp. C023-1-C023-5, ISBN: 0-7803-7381-2, Aruba, April 2002. [C14] E. Tlelo-Cuautle, N. Gonzalez-Santos, J. Illescas-Chavez, Formulation and reduction of the system of equations of analog integrated circuits modeled with nullors, VIII IBERCHIP, Session: CAD I, ISBN: 970-93260-0-7, Guadalajara, April 2002. [C13] C. Sánchez-López, A. Díaz-Sánchez, E. Tlelo-Cuautle, Generación de funciones gaussianas usando transistores MOS polarizados en subumbral, VIII IBERCHIP, Session: Solid state sensors and semiconductor devices modeling, ISBN: 970-932600-7, Guadalajara, México, April 2002. [C12] E. Tlelo-Cuautle, D. Torres-Muñoz, J. Cid-Monjaráz, Transforming SPICE circuit-models to nullor-models to compute symbolic transfer functions using nodal analysis, VIII IBERCHIP, P.18, ISBN: 970-93260-0-7, Guadalajara, México, April 2002. [C11] E. Tlelo-Cuautle, J. Cid-Monjaráz, A simulation technique of analog circuits applying pure nodal analysis, SAAEI, Sesión SP3-III, Matanzas, Cuba, September 2001. [C10] E. Tlelo-Cuautle, J. Cid-Monjaráz, A CAD Tool Suitable for LTI Systems Analysis, IEEE International Conference on Control Applications, pp. 117-120, ISBN: 0-7803-6735-9, México, September 2001. [C9] E. Tlelo-Cuautle, A. Sarmiento-Reyes, Computing embedded positive feedback loops in analog circuits using nullors, IEEE MWSCAS, pp. 53-56, ISBN: 0-7803-7150-X, Dayton Ohio, August 2001. [C8] E. Tlelo-Cuautle, A. Sarmiento-Reyes, Synthesis of the CCII- using the nullor concept, IEEE ICCDCS, pp. C84-1/4, ISBN: 0-7803-5767-1, Cancún, March 2000. [C7] E. Tlelo-Cuautle, A. Sarmiento-Reyes, Biasing analog circuits using the nullor concept, IEEE SSMSD, pp. 27-30, ISBN: 07803-5975-5, San Diego CA, February 2000. [C6] E. Tlelo-Cuautle, A. Sarmiento-Reyes, Analog circuit analysis based on the nullor approach, V IBERCHIP, pp. 367-370, Lima-Perú, Marzo 1999. [C5] E. Tlelo-Cuautle, A. Sarmiento-Reyes, Unified dc analysis for the four kinds of basic operational amplifiers, IEEE 2nd International Workshop on Design of Mixed-Mode Integrated Circuits and Applications, pp. 61-64, Guanajuato, July 1998. [C4] E. Tlelo-Cuautle, A. Sarmiento-Reyes, Optimal biasing scheme for the automated design of feedback amplifier circuits, IV IBERCHIP, pp. 139-143, Mar del Plata, March 1998. [C3] E. Tlelo-Cuautle, A. Sarmiento-Reyes, A partition method in order to find embedded flip-flop structures in transistor circuits by applying graph theory concepts, IEEE MWSCAS, vol. I, pp.91-94, ISBN: 0-7803-3695-X, Sacramento, August 1997. [C2] A. Sarmiento-Reyes, E. Tlelo-Cuautle, Circuit simulation oriented schema for identifying unstable dc operating points of transistor circuits and positive feedback structures, XI DCIS, pp. 605-609, ISBN: 84-89.349-83-5, Sitges, Spain, November 1996. [C1] A. Sarmiento-Reyes, E. Tlelo-Cuautle, Topological analysis of the 2q-representation in the problem of the uniqueness of the DC solution of transistor networks, CONTI, vol. 2, pp. 197-204, ISSN: 1224-600X, Timisoara, Romania, November 1996.

e. Conferencias Nacionales [DC46] Monica Macias Perez, Georgina Flores Becerra, E. Tlelo-Cuautle, Estudio comparativo de operadores evolutivos para la síntesis de seguidores de voltaje, XXV Congreso Nacional y XI Congreso Internacional de Informática y Computación ANIEI (CNCIIC-ANIEI), 24-27 Octubre, Ciudad de México, Distrito Federal, México 2012. [DC45] Mónica Macías Perez, E. Tlelo Cuautle, Miguel A. Duarte Villaseñor, Georgina Flores Becerra, Comparativa de un GA con distintos operadores genéticos y un GA celular para la síntesis de seguidores de voltaje, XIV Reunión de Otoño de Potencia, Electrónica y Computación, ROPEC'2012 INTERNACIONAL, Colima, México, 7-9 Noviembre 2012. [DC44] M.A. Duarte-Villaseñor, E. Tlelo-Cuautle, Síntesis automática de circuitos analógicos utilizando algoritmos evolutivos, 11o Encuentro de Investigación INAOE, pp. 159-162, Noviembre 4-5, 2010. [DC43] R. Trejo-Guerra, V.H. Carbajal-Gómez, E. Tlelo-Cuautle, Hyperchaos by Coupling Two Chua’s Circuits Using Only CCII+s, 10o Encuentro de Investigación INAOE, pp. 115-118, Noviembre, 2009. [DC42] C. Sánchez-López, E. Tlelo-Cuautle, Multi-Scroll Chaotic Oscillator Employing UGCs, IEEE CONIELECOMP, pp. 189191, ISBN: 978-0-7695-3587-6, Puebla, México, February 2009.

[DC41] M.A. Duarte-Villaseñor, E. Tlelo-Cuautle, C.A. Reyes-García Síntesis de circuitos analógicos utilizando algoritmos genéticos, 9o Encuentro de Investigación INAOE, pp. 103-106, Noviembre 6-7, 2008. [DC40] V.H. Carvajal-Gómez, J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, J. García-Delgado, Realización experimental de sistemas caóticos de n-enrollamientos, 9o Encuentro de Investigación INAOE, pp. 95-98, Noviembre 6-7, 2008. [DC39] C. Ramírez-Soto, R. Trejo-Guerra, O.S. Echeverría-Solís, V.H. Carbajal-Gómez, E. Tlelo-Cuautle, J.M. Muñoz-Pacheco, C. Sánchez-López, A. Salas-Cristobal, Realización del Circuito de Chua con Inductores Simulados Basados en CCII+s, XXX ELECTRO, pp. 108-113, ISSN:1405-2172, Chihuahua, Octubre 2008. [DC38] J.M. García-Ortega, E. Tlelo-Cuautle, C. Sánchez-López, Transformación de filtros opamp-RC a filtros Gm-C, VII Cong. Nac. de Ing. Eléctrica y Electrónica del Mayab (CONIEEM), pp. 85-90, 26-30 marzo, Instituto Tecnológico de Mérida 2007. [DC37] M.A. Duarte-Villaseñor, E. Tlelo-Cuautle, G. Reyes-Salgado, C.A. Reyes-García, Síntesis automática de seguidores de voltaje usando algoritmos genéticos, VII Congreso Nacional de Ingeniería Eléctrica y Electrónica del Mayab (CONIEEM), pp. 9197, 26-30 marzo, Mérida 2007. [DC36] R. Trejo-Guerra, E. Tlelo-Cuautle, Síntesis De Funciones No Lineales Usando Espejos De Corriente CMOS, VII Congreso Nacional de Ingeniería Eléctrica y Electrónica del Mayab (CONIEEM), pp. 111-114, 26-30 marzo, Mérida 2007. [DC35] J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, Método estructurado para la síntesis de opamps basándose en el lenguaje estándar de Verilog-AMS, 6o Encuentro de Investigación INAOE, pp. 191-194, 27-28 Octubre 2005. [DC34] A. Peña-P., E. Tlelo-C., A. Díaz-M., Diseño de un filtro activo elíptico paso bajas de 2º. Orden implementado con CCIIs, Sexto Encuentro de Investigación INAOE, pp. 135-138, Puebla, 27-28 Octubre 2005. [DC33] R. de Jesús P., A. Díaz-S., E. Tlelo-C., A novel exponential transconductor, Sexto Encuentro de Investigación INAOE, pp. 67-70, Puebla, 27-28 Octubre 2005. [DC32] A. Gaona-Hernández, J. García-Delgado, E. Tlelo-Cuautle, Simulación de un oscilador caótico basado en el circuito de chua usando SPICE, IEEE XV CIECE, Puebla, Marzo 2005. [DC31] D. Torres-Muñoz, E. Tlelo-Cuautle, Método para el dimensionamiento automático de circuitos integrados analógicos CMOS, IEEE XV CIECE, Puebla, Marzo 2005. [DC30] J. Plaza-Castillo, E. Tlelo-Cuautle, Solución de la función potencial en materiales semiconductores, IEEE XV CIECE, Puebla, Marzo 2005. [DC29] M. Muñoz-Pacheco, E. Tlelo-Cuautle, Síntesis de Amplificadores Operacionales Manipulando Bloques Básicos Descritos bajo el Estándar de Verilog – AMS, IEEE XV CIECE, Puebla, Marzo 2005. [DC28] J. Aguila-Meza, D. Torres-Muñoz, E. Tlelo-Cuautle, Cálculo de expresiones simbólicas en circuitos analógicos usando anuladores, 2o. Congreso nacional de computación, ISBN: 968-863-711-4, BUAP-FCC, Puebla, Noviembre 2004. [DC27] Mario González, Gerardo Gutiérrez, Aristóteles Quintanar, Esteban Tlelo, Diseño de interfaz gráfica de usuario para la simulación simbólica de circuitos electrónicos, 1er. Congreso nacional de computación, pp. 250-255, ISBN: 968-863-711-4, BUAP-FCC, Puebla, Noviembre 2003. [DC26] L. Torres-Papaqui, E. Tlelo-Cuautle, Síntesis automática de circuitos analógicos vía manipulación de celdas genéricas, 1er. Congreso nacional de computación, pp. 163-167, ISBN: 968-863-711-4, BUAP-FCC, Puebla, Noviembre 2003. [DC25] L. Torres-Papaqui, J. Águila-Meza, E. Tlelo-Cuautle, Método Topológico para el Cálculo Simbólico de Impedancias en Circuitos Analógicos, XII Congreso Internacional de Computación, ISBN: 970-36-0099-9, IPN-CIC México, Octubre 2003. [DC24] J. Águila-Meza, L. Torres-Papaqui, E. Tlelo-Cuautle, Análisis simbólico en circuitos integrados CMOS, XII Congreso Internacional de Computación, ISBN: 970-36-0099-9, IPN-CIC México, Octubre 2003. [DC23] C. Muñiz-M., A. Díaz-S., E. Tlelo-C., Línea de retardo en modo voltaje con corrección de offset para FA analógicos de frecuencia intermedia, XXV Congreso Internacional de Ingeniería Electrónica, pp. 37-42, ISSN:1405-2172, Instituto Tecnológico de Chihuahua, Octubre 2003. [DC22] C. Sánchez-L., J. Sánchez-P., J. Aguila-M., L. Torres-P., H.P. Martínez-H., E. Tlelo-C., Analog modeling to improve symbolic analysis in electronic design, XXV Congreso Internacional de Ingeniería Electrónica, pp. 43-46, ISSN:1405-2172, Instituto Tecnológico de Chihuahua, Octubre 2003. [DC21] C. Sánchez, J.L. Sánchez, G. Flores, J. Illéscaz, G. Hernández, F. Sandoval, E. Tlelo, Computational method to the symbolic computation of the CSE in analog circuits, XXV Congreso Internacional de Ingeniería Electrónica, pp. 47-50, ISSN:1405-2172, Instituto Tecnológico de Chihuahua, Octubre 2003. [DC20] C. Sánchez-López, E. Tlelo-Cuautle, E. Gutiérrez-Domínguez, G. Rodríguez-Gómez, Modeling the technology and bias dependence of the overlap resistance in a MOS transistor, 9a. Conferencia de Ing. Eléctrica, Sesión: Dispositivos Electrónicos I, pp. 614-617, CINVESTAV México D.F., Septiembre 2003. [DC19] C. Sánchez-López, E. Tlelo-Cuautle, G. Hernández-D., J. Illescas-Chávez, A. Díaz-S., Modeling the behavior of SPICE circuit-elements using nullors, XIII CONIELECOMP, pp. 20-24, UDLA-Puebla, Febrero 2003. [DC18] D. Torres-Muñoz, E. Tlelo-Cuautle, Synthesis of current-mode filters using a universal active device, XIII CONIELECOMP, pp. 72-75, UDLA-Puebla, Febrero 2003. [DC17] C. Sánchez-López, A. Díaz-Sánchez, E. Tlelo-Cuautle, Analog morlet wavelets using mos-translinear circuits, XXIV Congreso Internacional de Ingeniería Electrónica, pp. 581-586, ISSN:1405-2172, Instituto Tecnológico de Chihuahua, Oct 2002. [DC16] C. Sánchez-López, A. Díaz-Sánchez, E. Tlelo-Cuautle, Implementación de funciones gaussianas usando circuitos CMOS translineales en modo corriente, 2º Congreso nacional electrónica, BUAP Facultad Ciencias de Electrónica, Sept 2002.

[DC15] D. Torres-Muñoz, E. Tlelo-Cuautle, Diseño de current conveyors negativos de segunda generación usando tecnología CMOS, 2º. Congreso nacional de electrónica, BUAP, Facultad de Ciencias de la Electrónica, Septiembre 2002. [DC14] E. Tlelo-Cuautle, A proposed algorithm for OpAmp-based circuit analysis using nullors, XI CONIELECOMP, pp. 279281, UDLA-Puebla, Febrero 2001. [DC13] E. Tlelo-Cuautle, J.A. Díaz-Méndez, Transforming OTA-based circuits working in voltaje/current mode to current/voltaje mode, IEEE 12º. ROC&C, Acapulco, Octubre 2001. [DC12] E. Tlelo-Cuautle, C. Sánchez-López, A. Díaz-Méndez, Simulación de circuitos en CD y Tiempo usando modelos discretos, IEEE 12º. ROC&C, Acapulco, Octubre 2001. [DC11] E. Tlelo-Cuautle, Current-mode OTA-C filter design by applying adjoint transformations, II Encuentro de Investigación, INAOE, pp. 161-164, 2001. [DC10] J.R. Andrade-Mozo, R. Maya-Ramírez, E. Tlelo-Cuautle, Computadora de control industrial, X CONIELECOMP, pp. 199-202, UDLA-Puebla, Febrero 2000. [DC9] C. Celaya, J. Illéscas, C.R. Celaya, E. Tlelo, Determinación experimental de la respuesta a impulso de sistemas lineales, VIII CONIELECOMP, pp. 44-47, UDLA-Puebla, Febrero 1998. [DC8] E. Tlelo, R. Maya, E. Torres, P. García, Análisis unificado para los cuatro tipos de amplificadores operacionales básicos, VIII CONIELECOMP, pp. 48-50, UDLA-Puebla, Febrero 1998. [DC7] E. Tlelo-Cuautle, A. Sarmiento-Reyes, Análisis topológico para la determinación de la unicidad de circuitos con transistores, XIX ELECTRO, pp. 83-88, ISSN:1405-2172, Instituto Tecnológico de Chihuahua, Octubre 1997. [DC6] E. Tlelo-Cuautle, J.L. Ramírez-Gutiérrez, Diseño de sistemas de control ayudado por computadora con desempeño óptimo, IEEE VII CIECE, pp. 11-14, Ensenada, Marzo 1997. [DC5] Ramírez-B.A., Tlelo E., Sistema automatizado por sensores para el control de temperatura en silos de malta de la cervecería Cuahutemoc Puebla, IEEE VII CIECE, pp. 137-140, Ensenada, Marzo 1997. [DC4] E. Tlelo-Cuautle, J. Ramírez-Gutierrez, A. Sarmiento-Reyes, Measurements of the operational amplifier parameters with PSPICE, VII CONIELECOMP, pp. 53-55, UDLA-Puebla, Febrero 1997. [DC3] E. Tlelo-Cuautle, J. Ramírez-Gutierrez, A. Sarmiento-Reyes, Computer-aided optimal-performance control system design methodology, VII CONIELECOMP, pp. 362-365, UDLA-Puebla, Febrero 1997. [DC2] E. Tlelo, J. Ramírez, Diseño de sistemas electrónicos de control asistido por computadora, I Congreso Nacional de Ingeniería Mecánica, pp. 135-140, ISBN: 968-29-9542-6, Instituto Tecnológico de Puebla, Noviembre 1996. [DC1] E. Tlelo-Cuautle, A. Fernández-Vázquez, C.A. Pacheco-Hernández, Ambiente para la caracterización de amplificadores operacionales con SPICE, XVIII ELECTRO, pp. 405-410, ISSN:1405-2172, Chihuahua, Oct. 1996.

6. Dirección de Tesis a. Tesis de Doctorado 1) Publicadas [DT5] Multi-objective optimization of electronic circuits by applying evolutionary algorithms, INAOE, Ivick Guerra Gómez, September 2008 – July 3, 2012. Co-Advisor Dr. Trent McConaghy (Solido Design Automation, Canada). [DT4] Design of multi-scroll chaotic oscillators, INAOE, Rodolfo Trejo Guerra, September 2008–January 16, 2012. Co-Advisor Dr. César Cruz Hernández (CICESE, México). [DT3] Síntesis automática de circuitos analógicos usando algoritmos evolutivos, INAOE, Miguel Aurelio Duarte Villaseñor, January 2008–December 10, 2010. [DT2] Synthesis of chaotic oscillators by applying behavioral modeling, INAOE, Jesús Manuel Muñoz Pacheco, September 2006 – August 14, 2009. [DT1] Development of a symbolic-method for noise analysis in analog circuits, INAOE, Carlos Sánchez López, January 2003 – June 19, 2006. 2) En proceso [DT6] Sincronization of chaotic oscillators optimized by applying evolutionary algorithms, INAOE, Victor Hugo Carbajal Gómez, January 2012-December 2014. Co-Advisor Dr. Rodolfo Trejo-Guerra (SEMTECH Mexico Design Center), Francisco V. Fernández (Universidad de Sevilla, Spain). [DT7] Técnicas neurodifusas y modelos de comportamiento simbólico para la optimización de circuitos integrados, CENIDET, Departamento de Computación, Said Polanco Martagón, January 2011–December 2014. Advisor Dr. Gerardo Reyes Salgado (CENIDET, Morelos, México). [DT8] Fast Monte Carlo Simulation of Industrial-Scale Custom ICs via GPUs and Sparse Matrices, INAOE, Santiago Rodriguez Chavez, August 2012-August 2015. Co-Advisor Dr. Trent McConaghy (Solido Design Automation, Canada). 3) Miembro de Comité (Sinodal) [C.DT13] Compact Modeling and Analysis for Electronic and Thermal Effects of Nanometer Integrated and Packaged Systems, University of California Riverside, Hai Wang, April 10, 2012.

[C.DT12] Desarrollo de los principios básicos de la metodología generalizada de diseño de sistemas electrónicos, BUAP-FCFM, Ricardo Darío Peña Moreno, 7 Diciembre 2010. [C.DT11] Modelado y simulación del MOSFET de umbral dinámico (DTMOS), INAOE, Abimael Jiménez Pérez, Febrero 2008. [C.DT10] Diseño de un codificador de imágenes eficiente en uso de energía, INAOE, Mariano Aguirre Hernández, Junio 2006. [C.DT9] Filtros analógicos de medias no-lineales, INAOE, Rogelio de Jesús Peregrina, Abril 2006. [C.DT8] Homotopía doblemente acotada aplicada al análisis en CD de circuitos no lineales, INAOE, Héctor Vázquez Leal, Octubre 2005. [C.DT7] Generación y distribución de señal de reloj para sistemas en chip utilizando anillos interconectados acoplados, INAOE, Manuel Salim Maza, Junio 2005. [C.DT6] Aspectos teóricos de diseño en tiempo óptimo de sistemas electrónicos, BUAP-FCFM, Eduardo Ríos Silva, Nov. 2003. [C.DT5] Lenguaje de alto nivel para la descripción y simulación de circuitos analógicos, INAOE, Leticia Osorio Roque, Noviembre 2003. [C.DT4] Diseño de preamplificadores de bajo ruido en tecnología CMOS, INAOE, Jaime Martínez Castillo, Abril 2003. [C.DT3] Análisis del efecto de aceleración del proceso de diseño en tiempo-óptimo de sistemas electrónicos, BUAP-FCFM, Pedro A. Miranda Romagnoli, Diciembre 2002. [C.DT2] Assessing the uniqueness of the DC solutions of nonlinear resistive circuits by topology-oriented methods, INAOE, Luis Hernández Martínez, Mayo 2001. [C.DT1] Design of low-voltage low-power translinear circuits for real-time signal processing applications, INAOE, Miguel Meléndez Rodríguez, Abril 2001.

b. Tesis de Maestría 1) Publicadas [MT20] Variational Analysis of Analog Integrated Circuits based on Symbolic Analysis, INAOE, Adolfo Adair Palma Rodríguez, August 31, 2012. Co-Advisor Profr. Sheldon X.-D. Tan (University of California Riverside, USA). [MT19] Graph-based symbolic, symbolic noise and sensitivity analysis of CMOS analog integrated circuits, INAOE, Santiago Rodríguez Chávez, July 19, 2012. Co-Advisor Profr Sheldon X.-D. Tan (University of California Riverside, USA). [MT18] Optimización de osciladores caóticos aplicando algoritmos evolutivos, INAOE, Víctor Hugo Carbajal Gómez, Agosto 22, 2011. [MT17] Symbolic modeling of analog circuits, INAOE, Elyoenai Martínez Romero, November 19, 2010. [MT16] Diseño e Implementación de un Modelo Basado en Conjuntos Difusos para la Selección Automática de Seguidores de Voltaje para el Diseño de Circuitos Integrados Analógicos, Instituto Tecnológico de Puebla, Said Polanco Martagón, 26 de Junio de 2010. Advisor Dra. Georgina Flores Becerra (Instituto Tecnológico de Puebla, México). [MT15] Synthesis of piecewise-linear functions and their applications to chaotic systems, INAOE, Rodolfo Trejo Guerra, July 4, 2008. Co-Advisor Dr. Carlos Sánchez-López (Universidad Autónoma de Tlaxcala, México). [MT14] Optimization of analog circuits by applying evolutionary methods, INAOE, Ivick Guerra Gómez, June 30, 2008. CoAdvisor Dr. Peng Li (Texas A&M University, USA). [MT13] Design and applications of CMOS current conveyors, INAOE, David Moro Frías, June 20, 2008. Co-Advisor Dr. Mourad Fakhfakh (University of Sfax, Tunisia). [MT12] Diseño de filtros activos en modo corriente a partir de la transformación de filtros opamp-RC, INAOE, Johana María García Ortega, 5 de Noviembre de 2007. [MT11] Síntesis de bloques de ganancia unitaria aplicando algoritmos genéticos, INAOE, Miguel Aurelio Duarte Villaseñor, 20 de Agosto de 2007. [MT10] Diseño de CFOAs en tecnología CMOS, INAOE, Aldo Peña Pérez, 27 de Noviembre de 2006. Co-Advisor Dr. Alejandro Díaz Méndez (INAOE). [MT9] Síntesis automática de amplificadores operacionales CMOS, INAOE, Jesús Manuel Muñoz Pacheco, 4 Nov. 2005. [MT8] Dimensionamiento automático de dispositivos activos CMOS, INAOE, Delia Torres Muñoz, 19 de Agosto de 2005. [MT7] Análisis simbólico de circuitos integrados analógicos, INAOE, Jorge Aguila Meza, 7 de Diciembre de 2004. [MT6] Síntesis de dispositivos activos vía manipulación de celdas genéricas, INAOE, Leticia Torres Papaqui, 4 de Oct. 2004. [MT5] Corrector de cuadratura para osciladores de anillo, INAOE, David Cruz González, 16 de Diciembre de 2003. Advisor Dr. Alejandro Díaz Sánchez (INAOE). [MT4] Familias lógicas basadas en compuertas flotantes, INAOE, Luis Fortino Cisneros Sinencio, 7 de Noviembre de 2003. Advisor Dr. Alejandro Díaz Sánchez (INAOE). [MT3] Filtros de orden de rango adaptable, INAOE, Ingreed Yolanda López Ortega, 6 de Noviembre de 2003. Advisor Dr. Alejandro Díaz Sánchez (INAOE). [MT2] Corrección de offset en líneas de retardo frecuencia intermedia, INAOE, Carlos Muñiz Montero, 22 de Octubre de 2003. Advisor Dr. Alejandro Díaz Sánchez (INAOE). [MT1] Análisis de ruido en sistemas de reconstrucción de señales por wavelets, INAOE, Carlos Sánchez López, 19 de Septiembre de 2002. Advisor Dr. Alejandro Díaz Sánchez (INAOE).

2) En proceso [MT21] Diseño de una funcion PWL usando QFGMOS, CITEDI, Cristopher Ramirez Soto, 2013. Advisor Dr. (CITEDI). 3) Miembro de Comité (Sinodal) [C.MT27] Realización eficiente de conversión de frecuencia de muestreo por un factor racional mediante el uso de filtros CIC, INAOE, Arcesio Arbeláez Nieto, Octubre 15, 2012. [C.MT26] Diseño de OTA’s compensados en PVT en tecnologías nanometricas SOI-CMOS, INAOE, Francisco Javier Villota Salazar, Agosto 15, 2012. [C.MT25] Diseño de bloques analógicos para la adquisición de señales encefalográficas, INAOE, Fabián Yañez Ortega, Febrero 2012. [C.MT24] Decimadores CIC no recursivos: Diseño e implementación, INAOE, Gerardo Molina Salgado, Julio 2011. [C.MT23] Comparison of recent algorithms in model order reduction of interconnect circuits, University of California at Riverside, USA, Ryan Rakib, M.Sc. in Electrical Engineering, August 17, 2010. Advisor: Sheldon X.D. Tan. [C.MT22] Package-level Thermal Behavioral Modeling for Multi-Core Microprocessors, University of California at Riverside, USA, Thom Jefferson A. Eguia, M.Sc. in Electrical Engineering, May 19, 2010. Advisor: Sheldon X.D. Tan. [C.MT21] Diseño de filtros analógicos en modo corriente basados en FVFCS, INAOE, Alberto Jesús Gutiérrez Aguayo, Agosto 2009. [C.MT20] Análisis y uso de funciones de base radial como filtros interpoladores, INAOE, Juan Carlos Aguilar López, F 2009. [C.MT19] Celdas dinámicas estándar CMOS con robustez a ruido, INAOE, Oscar González Díaz, Noviembre 2006. [C.MT18] Estimación de parámetros en control óptimo por medio de optimización global, INAOE, Adalid Ramírez Martínez, Noviembre 2006. [C.MT17] Plataforma reconfigurable basada en FPGA para procesamiento de imágenes, INAOE, Salvador Antonio Arroyo Díaz, Febrero 2005. [C.MT16] Arquitectura hardware para construcción de mosaicos en tiempo real, Mónica W. Cruz Ramírez, Junio 2004. [C.MT15] Arquitectura hardware para la detección subpixel de bordes en tiempo real, David Tenorio Pérez, Marzo 2004. [C.MT14] Diseño estructurado: uso del producto ganancia de lazo abierto-polos para mejorar el ancho de banda en amplificadores con retroalimentación negativa, Gilberto Díaz Pérez, Diciembre 2003. [C.MT13] Diseño de funciones translineales, Roberto Cruz Gordillo, Diciembre 2003. [C.MT12] Síntesis de alto nivel del algoritmo lifting, para la obtención de la transformada discreta wavelet en dos dimensiones, INAOE, Víctor Manuel López Valdez, Noviembre 2003. [C.MT11] Diseño del control de un robot de dos grados de libertad para aplicaciones de seguimiento de objetos, INAOE, Rafael Mendoza Vázquez, Noviembre 2003. [C.MT10] Celda característica para la implementación hardware VLSI de la transformada discreta wavelet, INAOE, Lancelot García Leyva, Febrero 2003. [C.MT9] Diseño de osciladores controlados por voltaje de anillo de alto desempeño, INAOE, Daniel Pacheco Bautista, Febrero 2003. [C.MT8] Diseño de un convertidor analógico-a-digital a bajo voltaje, INAOE, D. Michael Andrade Micelli, Febrero 2003. [C.MT7] Arquitectura hardware para etiquetado de bordes en una imagen binaria, INAOE, Bernardo Cante Michcol, 2002. [C.MT6] Diseño de un convertidor A/D tipo sigma delta para comunicaciones inalámbricas, INAOE, César Ulises Ortiz Gutiérrez, Abril 2002. [C.MT5] Diseño de un procesador GSM de frecuencia intermedia, INAOE, Jorge García Aguirre, Marzo 2002. [C.MT4] Diseño de un oscilador programable para la etapa de FI de un transceptor, INAOE, Alejandro Lino Martínez, Marzo 2002. [C.MT3] Osciladores caóticos para aplicación en altas frecuencias, INAOE, Hugo de León Hidalgo, Febrero 2002. [C.MT2] Amplificadores de potencia clase E para aplicaciones inalámbricas, INAOE, Rogelio de Jesús Peregrina, Junio 2001. [C.MT1] Reordenamiento de las ecuaciones que emanan de circuitos no lineales para acelerar la simulación homotópica, INAOE, Héctor Vázquez Leal, Mayo 2001.

c. Licenciatura 1) Publicadas [BT21] Simulación de circuitos analógicos, Instituto Tecnológico de Puebla, Irwin , Septiembre 2012-Agosto 2013. Auspiciada por INAOE. Co-Asesor: (Instituto Tecnológico de Puebla). [BT20] Realización experimental de osciladores caóticos de multiples enrollamientos, UPPUE, Ana Dalia Pano Azucena, September 2012-Abril 2013. Auspiciada por Proyecto de Investigación CONACyT 131839-Y. Co-Asesor: Dr. Luis Abraham Sanchez Gaspariano (Universidad Politécnica de Puebla). [BT19] Diseño de robot movil basado en osciladores caoticos, Instituto Tecnologico de Tuxtla Gutierrez, Hugo Cesar, September 2012-Enero 2013. Auspiciada por Proyecto de Investigación CONACyT 131839-Y. Co-Asesor

[BT18] Sincronización de dos osciladores de múltiples enrollamientos, Universidad Politécnica de Puebla (UPPue), Elizabeth Ivonne Flores Tiro, Noviembre 2011 – Agosto 8, 2012. Auspiciada por Proyecto de Investigación CONACyT 131839-Y. CoAsesor: Dr. Jesus Manuel Muñoz Pacheco de la BUAP (antes de Abril 2012 con Universidad Politécnica de Puebla). [BT17] Diseño de osciladores caóticos para comunicaciones seguras, BUAP, Facultad de Ciencias de la Electrónica, Víctor Hugo Carbajal Gómez, 18 de Mayo del 2009. Auspiciada por Proyecto de Investigación CONACyT 48396-Y. Co-Asesor Joel García Delgado (BUAP). [BT16] Diseño de un oscilador caótico implementado con amplificadores operacionales retroalimentados en corriente (CFOAs), BUAP, Facultad de Ciencias de la Electrónica, Aarón Gaona Hernández, Noviembre 2005. Auspiciada por INAOE y CONCYTEP. Co-Asesor Joel García Delgado (BUAP). [BT15] Multiplicador digital implementado con transistores en compuerta flotante, BUAP, Facultad de Ciencias de la Electrónica, David Cruz González, Diciembre 2002. Co-Asesor Alejandro Díaz Sánchez. [BT14] Diseño de un current conveyor negativo de segunda generación, BUAP, Facultad de Ciencias de la Electrónica, Delia Torres Muñoz, Noviembre 2002. Auspiciada por INAOE. [BT13] Calibraciones la importancia de una medición con calidad ISO 9000, Instituto Tecnológico de Puebla, José Morales Osorio, Octubre 2002. [BT12] Modificación a las cabinas de primer y color para general motors, Instituto Tecnológico de Puebla, Gustavo E. Hernández Espinosa, Mayo 2001. [BT11] Diseño de interfaz para la obtención y visualización de datos de producción de hilatura, Instituto Tecnológico de Puebla, José Luis Ibarra Zamudio, Abril 2001. [BT10] Sistema electrónico para la supervisión de la calidad del hilo, Instituto Tecnológico de Puebla, Alejandro Rojas Hernández, Abril 2001. [BT9] Control de inmersión de pernos basado en PLC, Instituto Tecnológico Puebla, Ricardo Vera García, Mayo 2000. [BT8] Circuitos Integrados analógicos en modo corriente, Instituto Tecnológico de Puebla, Fabian Gilberto Vichique Vargas, Enero 2000. [BT7] Automatización de la grúa III y IV del área de laminación Hylsa, Instituto Tecnológico de Puebla, Gabriel Sinesio Capitanachi Jaime, Octubre 1999. [BT6] Construcción de redes LAN, Instituto Tecnológico de Puebla, Marcelo Flores Rosales, Mayo, 1999. [BT5] Computadora de control industrial EDINTEL, Instituto Tecnológico de Puebla, José Ramiro Andrade Mozo, May 1999. [BT4] Libro de Texto: Microprocesadores 1, Instituto Tecnológico de Puebla, Carlos Armando López Acevedo y Alvaro Flores Anacleto, Febrero 1999. [BT3] Diagnóstico, análisis y diseño de sistemas de control asistido por computadora, Instituto Tecnológico de Puebla, José Luis Ramírez Gutiérrez, Febrero 1998. [BT2] Análisis y diseño de teléfonos celulares, Instituto Tecnológico de Puebla, Salvador Vargas Sesma, Junio 1997. [BT1] Sistema de adquisición de datos automatizado por sensores, Instituto Tecnológico de Puebla, Marco Antonio Ramírez Barrientos, Noviembre 1996.

7. Cursos Ofrecidos A. Nivel Doctorado en INAOE Técnicas Avanzadas de Simulación. Agosto-Dic. 2012. Diseño de Osciladores Caóticos. Verano 2012. Técnicas Avanzadas de Simulación. Verano 2012. Teoría de Sistemas y Modelado. Enero-Mayo 2012. CAD. Enero-Mayo 2009. Técnicas Avanzadas de Simulación. Agosto-Dic. 2008. Sistemas evolutivos. Enero-Mayo 2008. Técnicas Avanzadas de Simulación. Enero-Mayo 2008.

CAD. Agosto-Diciembre 2006. Técnicas Avanzadas de Simulación. Enero-Mayo 2006. CAD. Agosto-Diciembre 2004. Técnicas Avanzadas de Simulación. Enero-Mayo 2004. CAD. Agosto-Diciembre 2003. Técnicas Avanzadas de Simulación. Enero-Mayo 2003. CAD. Agosto-Diciembre 2002. CAD. Agosto-Diciembre 2001.

B. Nivel Maestría en INAOE Teoría de Circuitos. Agosto-Diciembre 2011. Análisis Simbólico de CIs. Verano 2011. Técnicas de simulación de CIs. Enero-Mayo 2011. Análisis Simbólico de CIs. Verano 2009. Teoría de Circuitos. Agosto-Diciembre 2008. Técnicas de simulación de CIs. Enero-Mayo 2008. Análisis Simbólico de CIs. Verano 2007. Técnicas de simulación de CIs. Enero-Mayo 2007. Teoría de Circuitos. Agosto-Diciembre 2006.

Análisis Simbólico de CIs. Verano 2006. Técnicas de simulación de CIs. Enero-Mayo 2006. Teoría de Circuitos. Agosto-Diciembre 2005. Análisis Simbólico de CIs. Verano 2004. Técnicas de simulación de CIs. Enero-Mayo 2004. Análisis Simbólico de CIs. Verano 2003. Técnicas de simulación de CIs. Enero-Mayo 2002. Diseño automatizado de CIs analógicos. Verano 2001. Técnicas de simulación de CIs. Enero-Mayo 2001.

C. Nivel Licenciatura Propedéutico de la Maestría en Ciencias en Electrónica. INAOE. Junio-Agosto 2002. Propedéutico de la Maestría en Ciencias en Electrónica. INAOE. Junio-Agosto 2001. BUAP-Facultad de Ciencias de la Electrónica. 2000-2003: Teoría de Control Metrología analógica y digital Ingeniería del diseño electrónico Teoría de circuitos Electrónica analógica ITP-Departamento de Ing. Eléctrica y Electrónica. 1995-2000: Instrumentación Industrial Análisis de circuitos Microprocesadores y Microcontroladores Sistemas digitales Procesamiento de señales Programación con C Matemáticas V Electrónica Analógica D. Otros Cursos 1. Diseño electrónico usando el lenguaje de descripción de hardware, Séptimo Congreso Nacional de Ingeniería Eléctrica y Electrónica del Mayab (CONIEEM), Instituto Tecnológico de Mérida, Marzo 2007. 2. Microcontroladores-PIC. INAOE. Enero-Febrero 2002. 3. C.I. Analógicos y Procesamiento de Señales. VIII Semana de Ing. Electrónica. Instituto Tecnológico de Mérida. Nov. 1998. 4. ANSI C. Dirección General de Institutos Tecnológicos. Instituto Tecnológico de Puebla. Junio-Julio 1998. 5. Investigación y desarrollo, Instituto Tecnológico de Puebla, Junio 1998. 6. Diseño asistido por computadora de circuitos y sistemas microelectrónicos, Instituto Tecnológico de Puebla, Ene-Mar 1998. 7. CAD en Ingeniería Electrónica. Dirección General de Institutos Tecnológicos. Instituto Tecnológico de Puebla. Programa de actualización docente auspiciado por el SNIT y el CoSNET. Marzo 1997. 8. Sistemas Lineales I. Dirección General de Institutos Tecnológicos. Instituto Tecnológico de Matamoros. Programa de actualización docente auspiciado por SNIT y CoSNET. Mayo 1996. 9. Lenguaje C 2ª. Parte. Dirección General de Institutos Tecnológicos. Instituto Tecnológico de Puebla. Enero 1996. 10. Lenguaje C. Dirección General de Institutos Tecnológicos. Instituto Tecnológico de Puebla. Agosto 1995. 11. PSPICE una herramienta de CAD. Dirección General Institutos Tecnológicos. Instituto Tecnológico Puebla, Junio 1995. 12. Automatización industrial. Dirección General de Institutos Tecnológicos. Instituto Tecnológico de Puebla. Primavera 1995.

8. Otras Actividades Científicas f. Reconocimientos Académicos 1. Member of Scientific Board for 2011/2012, InTech Open Access Books Publications, http://www.intechopen.com/profiles/17479/Esteban-Tlelo-Cuautle 2. Associate Editor in Trends in Applied Sciences Research from 2009, Indexed ISI Thomson, http://scialert.net/jindex.php?issn=1819-3579 3. Technical Editor in Journal of Applied Sciences from 2007, Indexed ISI Thomson, http://scialert.net/jindex.php?issn=1812-5654 4. Subject Editor: Nonlinear Science Letters B: Chaos, Fractals and Synchronization, from 2011, http://www.nonlinearscience.com/journal_2078-2314.php 5. Subject Editor: International Journal of Engineering and Industries, from March 15 to September 7 2011, http://www.aicit.org/ijei/edit_board.html 6. Member of the Editorial Board in: ISRN electronics http://www.isrn.com/journals/electronics/editors/; International Journal of Advancements in Computing Technology http://www.aicit.org/ijact/; Information Technology Journal http://scialert.net/jindex.php?issn=1812-5638; Asian Journal of Mathematics & Statistics http://scialert.net/jindex.php?issn=1994-5418; Journal of Artificial Intelligence http://scialert.net/jindex.php?issn=1994-5450. 7. Host Researcher in Verano de la Investigación Científica. Programa DELFIN - Academia Mexicana de Ciencias, 2006-2009,2011-2012. www.amc.unam.mx 8. Winner paper in The IEEE Council on Electronic Design Automation ‘‘CEDA’’ Tunisia Chapter, CEDA's ENGOPTIM'Contest 2011: "Engineering Applications of Optimization Techniques". PAPER: A. Sallem, M. Fakhfakh, E. Tlelo-Cuautle, M. Loulou, Multi-Objective Simulation-Based Optimization for the Optimal Design of Analog Circuits, IEEE International Conference on Microelectronics (ICM), pp. 1-4, ISBN: 978-1-4577-2209-7/11, Yasmine Hammamet, Tunisia, December 19-22, 2011. 9. Selected paper from IEEE CERMA, vol. I, pp. 239-242, Cuernavaca, México, 2006. Published in: E. Tlelo-Cuautle, M.A. Duarte-Villaseñor, J.M. García-Ortega, Modeling and simulation of a chaotic oscillator by MATLAB, IEEE Latin America, 2007.

10. Selected paper from IEEE CERMA, vol. I, pp. 235-238, Cuernavaca, México, 2006. Published in: A. Peña-Pérez, E. Tlelo-Cuautle, A. Díaz-Méndez, C. Sánchez-López, Design of a CMOS Compatible CFOA and its Application in Analog Filtering, IEEE Latin America, 2007.

g. Revisor en Revistas 1. Scientia Iranica, from 2012. http://www.sciencedirect.com/science/journal/10263098 2. ISRN Electronics, from 2102. http://www.isrn.com/journals/electronics/ 3. Integration, the VLSI Journal, from 2012. http://www.journals.elsevier.com/integration-the-vlsi-journal/ 4. Int. Journal Circuit Theory&Applications, from 2011. http://onlinelibrary.wiley.com/journal/10.1002/(ISSN)1097-007X 5. VLSI Design, from 2011. http://www.hindawi.com/journals/vlsi/ 6. Journal of Applied Research and Technology, from 2011. http://www.jart.ccadet.unam.mx/index.php 7. Eng Applications of Artificial Intelligence, from 2010. www.sciencedirect.com/science/journal/09521976 8. Journal of Circuits, Systems, and Computers, from 2010. www.worldscinet.com/jcsc/jcsc.shtml 9. Computational Optimization & Applications, from 2010. www.springer.com/mathematics/journal/10589 10. IEEE Trans on Very Large Scale Integration Systems, from 2010. http://www.princeton.edu/~tvlsi/ 11. ETRI Journal, from 2009. http://etrij.etri.re.kr/ 12. Computer Appls in Eng Education, from 2009. www3.interscience.wiley.com/journal/38664/home 13. Int. Journal of Electronics, from 2009. www.informaworld.com/smpp/title~content=t713599654~db=all 14. IEEE Trans on Computer-Aided Design, from 2008. http://www.ieee.org/ 15. IEEE Transactions on Circuits and Systems, Part II, from 2008. http://www.ieee.org/ 16. IET Circuits, Devices & Systems, from 2008. http://www.ietdl.org/IET-CDS 17. WSEAS Trans. On Electronics, from 2008. http://www.worldses.org/journals/electronics/index.html 18. Revista Mexicana de Física, from 2008. http://www.smf.mx 19. IETEJE Journal of Education, from 2008. http://www.journalonweb.com/ieteje 20. IET Electronics Letters, from 2007. http://scitation.aip.org/EL 21. Circuits, Systems and Signal Processing, from 2007. www.springerlink.com/content/0278-081X 22. IEEE Potentials, from 2007. http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=45 23. IEEE Transactions on Circuits and Systems, Part I, from 2004. http://www.ieee.org/ 24. IEEE Transactions on Education, from 2004. http://www.ieee.org/ 25. IEEE Latin-America Transactions, from 2004. http://ewh.ieee.org/reg/9/etrans/ 26. Analog Integrated Circuits and Signal Processing, from 2004. http://www.kluweronline.com 27. Información Tecnológica, from 2004. http://www.citchile.8m.com/ 28. SCI Journal from 2003. http://www.iiisci.org/Journal/SCI/JournalReviewers.asp?var= 29. Member of the Best Paper Selection Committee in 2004, for the award for the Best Paper published in the IEEE Transactions on Education during 2003.

h. Miembro de Comités en Capítulos de libro 1. 2. 3.

Reviewer Book Chapters: Intelligent Computational Optimization in Engineering: Techniques & Applications, Springer 2010. http://lists.idyll.org/pipermail/alife-announce/2009-June/000757.html Reviewer Book Chapters: Nature-Inspired Informatics for Intelligent Applications and Knowledge Discovery: Implications in Business, Science and Engineering, 2008. http://www.swinburne.edu.my/iSECURES/nature_inspired_informatics.htm Reviewer of Chapters for the Book: Success in Evolutionary Computation (Springer), 2007. http://www.springer.com/engineering/book/978-3-540-76285-0

i.

Miembro de Comités en Conferencias

1. Program Committee Member IEEE LASCAS2013, Cuzco Peru, http://lascas2013.org/ 2. Program Committee Member IEEE ICECS2012, Sevilla, http://www.ieee-icecs2012.org/ 3. Program Committee Member SMACD2012, Sevilla, http://www2.imse-cnm.csic.es/~smacd2012/SMACD_2012/HOME.html 4. Program Committee Member IEEE ICECS2009, Tunisia, http://www.icecs2009.org/# 5. Program Committee Member MEDES2009-2011, San Francisco CA, http://sigappfr.acm.org/MEDES/11/ 6. Program Committee Member WCECS2007-2012, San Francisco, CA, http://www.iaeng.org/WCECS2012/ICCS2012.html 7. Program Committee Member IEEE and ACM CSTST-2008, Paris, France, http://cstst.insa-lyon.fr 8. Program Committee Member IASTED Circuits, Signals and Systems, 2003-2005 www.iasted.org 9. Reviewer of IEEE ICCAD 2012, http://iccad.com/2012_home 10. Reviewer of IEEE DAC 2012, http://www.dac.com/dac+2012.aspx 11. Reviewer of IEEE ECCTD 2007,2011, http://www.ecctd2011.org/ 12. Reviewer of INDS&ISTET 2011 http://istet11.uni-klu.ac.at/paper.php 13. Reviewer of IEEE ISCAS 2003,2008,2011,2013 www.iscas2013.org

14. Reviewer of IEEE ICECS 2010,2011 http://www.icecs2010.org/ 15. Reviewer of IEEE SM2ACD 2010,2012 http://www.sm2acd-2010.org/ 16. Reviewer of IEEE NEWCAS 2010,2012, http://www.newcas2012.org/ 17. Reviewer of IEEE MWSCAS 2009,2012, http://www.mwscas2012.org/ 18. Reviewer of IEEE CERMA 2006-2011, Morelos, México. http://www.ieee.org/cerma 19. Reviewer of WMSCI MEI 2008-2009, http://www.iiis2009.org/wmsci/Website/AboutConfer.asp?vc=12 20. Reviewer of IEEE APCCAS 2008, Macao, China, http://apccas2008.umac.mo/ 21. Reviewer of IEEE ANDESCON 2006, Ecuador. http://www.andescon.org/2006.htm 22. Reviewer of CCCT 2004, Austin, http://www.iiisci.org/ccct2004/website/default.asp 23. Reviewer of SCI 2003-2004, Florida, USA. www.iiisci.org/sci2004 24. Reviewer of WSEAS conferences 2002-2006, http://www.worldses.org/

j. Conferencias ofrecidas

[T59] Circuit Variation Analysis by Multi-Objective Evolutionary Algorithms, 4th International Workshop on Emerging Circuits and Systems (IWECS´12), Shanghai Jiaotong University, School of Microelectronics, Shanghai China. August 9-10, 2012. [T58] Applying Fuzzy Sets Intersection in the Sizing of Voltage Followers, Seminario de Ingeniería en Computación 2009 en conjunto con The Fifth Latin American Workshop on Non-Monotonic Reasoning (LANMR'09), Universidad Autónoma de Tlaxcala, Noviembre 2009. [T57] Electrónica evolutiva: Diseño automático de circuitos integrados, VI Congreso Nacional de Electrónica y Automatización, Universidad Tecnológica de Tlaxcala, Marzo 13, 2009. [T56] Optimization of analog circuits by applying NSGA-II, XVII Congreso Internacional de Computación, IPN, Centro de Investigación en Computación, México D.F., Diciembre 3-5, 2008. [T55] Circuitos electrónicos evolutivos, II Simp. de Ing. Electrónica y Mecatrónica, Instituto Tecnológico de Toluca, Nov. 2008. [T54] Electrónica evolutiva: Diseño de circuitos integrados analógicos, Seminario de Ingeniería Electrica y Electrónica, Instituto Tecnológico de Puebla, Octubre 9, 2008. [T53] High-Level Simulation of Chua’s Circuit to Verify Frequency Scaling Behavior, II magno congreso internacional de computación CIC-IPN, México, November 4-7, 2007. [T52] Computación evolutiva para la automatización del diseño en electrónica, Semana de Informática, Instituto Tecnológico de Puebla, 8 de Octubre de 2007. [T51] Designing VFs by applying genetic algorithms from nullator-based descriptions, IEEE ECCTD, Spain, August 2007. [T50] Diseño de circuitos electrónicos usando técnicas evolutivas, CONIEEM, Instituto Tecnológico de Mérida, 26 Mar 2007. [T49] Sistemas inteligentes en la automatización del diseño electrónico, 4ª. Semana de la Electrónica, Instituto Tecnológico de Toluca, 17 de Noviembre de 2006. [T48] Symbolic Noise Analysis in Gm-C Filters, IEEE CERMA, Cuernavaca, México, Septiembre 26-29, 2006. [T47] Diseño electrónico automatizado aplicando algoritmos genéticos, 2o. Congreso Nacional de Ingenierías CNTEC 2005, Instituto Tecnológico Superior de Xalapa, 8-10 Noviembre 2005. [T46] Simulación de un oscilador caótico basado en el circuito de Chua usando SPICE, IEEE XV CIECE, Puebla, Mar 2005. [T45] Método para el dimensionamiento automático de circuitos analógicos CMOS, IEEE XV CIECE, Puebla, Marzo 2005. [T44] Solución de la función potencial en materiales semiconductores, IEEE XV CIECE, Puebla, Marzo 2005. [T43] Síntesis de Amplificadores Operacionales Manipulando Bloques Básicos Descritos bajo el Estándar de Verilog – AMS, IEEE XV CIECE, Puebla, Marzo 2005. [T42] Sistemas inteligentes en el proceso de síntesis automática de circuitos y sistemas, 3er. Simposium de Electrónica, Instituto Tecnológico de Ciudad Victoria, Tamaulipas, Noviembre 2004 [T41] Diseño electrónico automatizado, INAOE, Junio 2004. [T40] Sistemas inteligentes en el proceso de síntesis automática de circuitos y sistemas electrónicos, 1a. Semana de Ingeniería Eléctrica y Electrónica, Instituto Tecnológico de Apizaco, Tlaxcala, Mayo 2004. [T39] Interactive system for the symbolic analysis of analog circuits, WSEAS Internatl Conferences, AEE, Cancún, May 2004. [T38] Simulación simbólica de circuitos y sistemas electrónicos, Instituto Tecnológico Apizaco, Tlaxcala, Marzo 2004. [T37] Metodologías del diseño automatizado de circuitos y sistemas electrónicos, 1er. Congreso TEXA, Instituto Tecnológico Superior de Xalapa, Noviembre 2003. [T36] Symbolic analysis of analog circuits by manipulating data structures, 6o Congreso Interamericano de Computación Aplicada a la Industria de Procesos, UDLAP, Puebla, Octubre 2003. [T35] Método topológico para el cálculo simbólico de impedancias en circuitos analógicos, XII Congreso Internacional de Computación, IPN, México, Octubre 2003. [T34] Análisis simbólico en circuitos integrados CMOS, XII Congreso Intl de Computación, IPN, México, Octubre 2003. [T33] El uso de la tecnología computacional en electrónica, 1a. Semana de Ingeniería Electrónica, Instituto Tecnológico Superior de Acatlán de Osorio, Puebla, Abril 2003.

[T32] Simulación simbólica de circuitos y sistemas electrónicos, 3º. Congreso Internacional en Computación Aplicada, Instituto Tecnológico de Tlaxcala, Abril 2003. [T31] Modeling the behavior of SPICE circuit-elements using nullors, XIII CONIELECOMP, UDLAP, Febrero 2003. [T30] Synthesis of current-mode filters using a universal active device, XIII CONIELECOMP, UDLA, Puebla, Febrero 2003. [T29] Investigación y desarrollo tecnológico, Instituto Tecnológico Superior de Tepexi de Rodríguez, Puebla. Noviembre 2002. [T28] Diseño de current conveyors negativos de segunda generación usando tecnología CMOS, 2º. Congreso Nacional de Electrónica, BUAP-FCE, Septiembre 2002. [T27] Implementación de funciones gaussianas usando circuitos CMOS translineales en modo corriente, 2º. Congreso Nacional de Electrónica, BUAP-FCE, Septiembre 2002. [T26] Computing symbolic transfer functions from SPICE files using nullors, 2nd. WSEAS International Conference on Instrumentation, Mesurement, Control, Circuits and Systems, Cancún, Mayo 2002. [T25] Transforming SPICE circuit-models to nullor models in order to compute symbolic transfer functions using pure nodal analysis, VIII Workshop IBERCHIP, Guadalajara, Abril 2002. [T24] Formulation and reduction of the system of equations of analog integrated circuits modeled with nullors, , VIII Workshop IBERCHIP, Guadalajara, Abril 2002. [T23] Generación de funciones gaussianas usando transistors MOS polarizados en subumbral, VIII Workshop IBERCHIP, Guadalajara, Abril 2002. [T22] El uso de los métodos cuantitativos en el desarrollo de la investigación en las ingenierías, Instituto Tecnológico de Puebla, División de Estudios de Postgrado e Investigación, Marzo 2002. [T21] Un método computacional orientado al análisis de circuitos con amplificadores operacionales usando nullors, Encuentro sobre investigación educativa, Instituto Tecnológico de Puebla, Enero 2002. [T20] Uso de la Tecnología Computacional en la Educación Superior, Centro Interdisciplinario de Investigación y Docencia en Educación Técnica, Querétaro. Noviembre 2001. [T19] Transforming OTA-based circuits working in voltaje/current to current/voltaje mode, IEEE ROC&C, 12a. reunión de otoño de comunicaciones, computación, electrónica y Exposición Industrial. Acapulco. Octubre 2001. [T18] Simulación de circuitos en CD y tiempo usando modelos discretos. , IEEE ROC&C, 12a. reunión de otoño de comunicaciones, computación, y Exposición Industrial. Acapulco, Octubre 2001. [T17] Diseño asistido por computadora de circuitos y sistemas en microelectrónica. Instituto Tecnológico de Apizaco. 2º. Congreso nacional de ingeniería electromecánica y electrónica, Septiembre 2001. [T16] A simulation technique of analog circuits applying pure-nodal-analysis, Seminario Anual de Automática, Electrónica Industrial e Instrumentación, Matanzas-CUBA, Septiembre 2001. [T15] A proposed algorithm for opamp-based circuit análisis using nullors, XI CONIELECOMP, UDLAP, Febrero 2001. [T14] Diseño automatizado de circuitos integrados, Instituto Tecnológico de Puebla, INFORTEC, Mayo 2000. [T13] Diseño automatizado de circuitos y sistemas electrónicos, 4º. Coloquio nacional para el fomento y desarrollo de la investigación en ciencias de la ingeniería, Instituto Tecnológico de Puebla, Noviembre 1999. [T12] Análisis y diseño de circuitos analógicos dentro de un ambiente de diseño automatizado, BUAP, Escuela de Ciencias de la Electrónica, 1er. Congreso Nacional de Electrónica, Octubre 1999. [T11] CAD en ingeniería electrónica: Automatización en el diseño de amplificadores con retroalimentación negativa, Instituto Tecnológico de Puebla, Ciclo de conferencias sobre investigación educativa, Febrero 1999. [T10] Circuitos integrados analógicos y el procesamiento de señales, BUAP, Facultad de Ciencias Físico-Matemáticas, Seminario del Posgrado en Optoelectrónica, Noviembre 1998. [T9] Optimal biasing scheme for the automated design of feedback amplifier circuits, IV Workshop IBERCHIP, Universidad Nacional de la Plata, Mar del Plata-Argentina, Marzo 1998. [T8] Análisis unificado para los cuatro tipos de amplificadores operacionales, VIII CONIELECOMP, UDLAP, Feb 1998. [T7] CAD en ingeniería electrónica: Automatización en el diseño de amplificadores con retroalimentación negativa, V congreso de invest y desarrollo educativos en el Sistema Nacl de Instit Tecnológicos, CIIDET, Querétaro, Noviembre 1997. [T6] Análisis topológico para la determinación de la unicidad de circuitos con transistores, Instituto Tecnológico de Chihuahua, XIX ELECTRO, Octubre 1997. [T5] Diseño de sistemas de control ayudado por computadora, Inst Tecnológico Chihuahua, XVIII ELECTRO, Octubre 1996. [T4] Herramienta de software y su aplicación, Universidad Autónoma de Tlaxcala, Departamento de Ingeniería y Tecnología, II Ciclo de conferencias de la academia de estudiantes de computación, Octubre 1996. [T3] Sistemas de transmisión para telecomunicaciones, Instituto Tecnológico de Puebla, Marzo 1996. [T2] Investigación y desarrollo tecnológico, Instituto Tecnológico de Puebla, 1er. Coloquio sobre el fomento y desarrollo de la investigación en el ITP, Junio 1995. [T1] CAD para circuitos electrónicos con aproximación Top-Down, Instituto Tecnológico de Puebla, Ciclo de conferencias industrial electrónica, Marzo 1995.

k. Miembro de Comités Académicos 1. Evaluación de propuestas de proyectos de investigación básica, convocatoria SEP-CONACYT 2002,2007-2009,2011. 2. Evaluación de propuestas de programas de posgrado en el marco de la convocatoria del Programa Nacional de Posgrados de Calidad, PNPC 2009-2010 CONACyT-DAFDCyT, Octubre 2009, Enero 2010. 3. Evaluación de proyectos "Estancias Internacionales 2009" del Fondo INTERNACIONAL – CONACyT, Octubre 2009. 4. Miembro del jurado en el XXIII Concurso nacional de creatividad de los Institutos Tecnológicos en su fase regional zona V, Instituto Tecnológico de Apizaco, Tlaxcala, Octubre de 2008. 5. Participación en la evaluación de propuestas de proyectos de investigación del Centro Universitario de la Costa Sur, Universidad de Guadalajara, Julio de 2008. 6. Participación en la evaluación de propuestas de programas de posgrado con orientación profesional, en el marco de la convocatoria del Programa Nacional de Posgrados de Calidad, PNPC 2007 del CONACyT: Dirección Adjunta de Formación de Científicos y Tecnólogos (DAFDCyT). 7. Participación en la propuesta de modificación a la Ley de Ciencia y Tecnología, que incorpora los aspectos fundamentales de la Ley de Innovación y del Acuerdo Nacional (2007) para una Política de Estado en Ciencia, Tecnología e Innovación, www.foroconsultivo.org.mx/documentos/ley_ctei/ 8. Participación en la encuesta: Usage Factor as an alternative measure of the value of a scholarly Journal, 2007. www.informaworld.com/ - Taylor and Francis. 9. Proyecto: Prospectiva Tecnológica Industrial de México 2002-2015, Financiado por CONACYT, ADIAT y CDTYCNL, 2006, 2003. www.prospectivatecnologica.com.mx. Docto publicado por ADIAT, CONACYT, CDTCNL, “Prospectiva tecnológica industrial de México 2002- 2015. Sector 8 Diseño y automatización. Área 8.1: Diseño”, México 2004. 10. Miembro del comité científico para la evaluación de proyectos de investigación en el CoSNET/MEXICO, Consejo del Sistema Nacional de Educación Tecnológica, 2001-2003. 11. Miembro del jurado en el XVIII Concurso nacional de creatividad de los Institutos Tecnológicos: Fase Local. Instituto Tecnológico de Puebla. Junio de 2003. 12. Member of the organizing committee in IEEE CAS Tour Latinoamericano, INAOE, Noviembre 2002. 13. Presidente del jurado en el XVII Concurso nacional de creatividad de los Institutos Tecnológicos en su fase regional zona V, Instituto Tecnológico de Apizaco, Tlaxcala, Septiembre de 2002. 14. Moderador de la sesión SP1-II Aplicaciones Industriales, SAAEI, Seminario Anual de Automática, Electrónica e Instrumentación, Matanzas-Cuba, Septiembre 2001. 15. Miembro del jurado en el XIII Concurso nacional de creatividad de los Institutos Tecnológicos: Fase Local. Instituto Tecnológico de Puebla. Mayo de 1998. 16. Miembro del jurado en el XII Concurso nacional de creatividad de los Institutos Tecnológicos: Fase Local. Instituto Tecnológico de Puebla. Mayo de 1997. 17. Reunión nacional para fomentar la obra editorial, Dirección General de Institutos Tecnológicos, Instituto Tecnológico de Tehuacán, Diciembre 1997. 18. Organizador del Seminario de Microelectrónica, Instituto Tecnológico de Puebla, Noviembre 1997. 19. XII Concurso nacional de creatividad de los Institutos Tecnológicos, fase local, Instituto Tecnológico de Puebla, 4º. Lugar como asesor: Herramienta de CAD orientada a la caracterización de amplificadores operacionales, Mayo 1997. 20. III Workshop de IBERCHIP, CINVESTAV México D.F., Febrero 1997. 21. XI Concurso nacional de creatividad de los Institutos Tecnológicos, fase regional, Instituto Tecnológico de Veracruz, 2º. Lugar como asesor: Diagnóstico, análisis y diseño de sistemas electrónicos de control asistido por computadora, Sept 1996. 22. XI Concurso nacional de creatividad de los Institutos Tecnológicos, fase local, Instituto Tecnológico de Puebla, Asesor: Cerebro secuencial de luces programable, Septiembre 1996. 23. V Reunión de seguimiento curricular para especialidades, residencias y ciencias básicas, Instituto Tecnológico de Ciudad Madero, Agosto 1996. 24. Asesor de trabajo presentado en la modalidad: Ciencia aplicada a la enseñanza. 1er. Lugar: Diagnóstico, análisis y diseño de sistemas electrónicos de control asistido por computadora, BUAP Facultad de Ciencias Físico-Matemáticas, Agosto 1996. 25. XI Concurso nacional de creatividad de los Institutos Tecnológicos, fase local, Instituto Tecnológico de Puebla, 1er Lugar como asesor: Diagnóstico, análisis y diseño de sistemas electrónicos de control asistido por computadora, Mayo 1996. 26. XI Concurso nacional de creatividad de los Institutos Tecnológicos, fase local, Instituto Tecnológico de Puebla, 2º. Lugar como asesor: Cerebro secuencial de luces programable, Mayo 1996. 27. Reunión anual Academia Nacional de Investigación en Ing. Electrónica, Instituto Tecnológico de Nuevo Laredo, Febrero 1996.

l. Asistencia a Cursos 1. International Workshop on Symbolic and Numerical Methods, Modeling and Applications to Circuit Design (SM2ACD) Tutorials: Cognitive and Encrypted Communications, State of the Art for Frequency-Agile Filters & A New Approach to Fully Active Frequency-Agile Filters for telecommunications, Design and Validation Results for an Agile Bandpass in SiGeBiCMOS, Gammarth, Tunis, October 4, 2010.

2. 3. 4. 5.

IEEE MWSCAS Tutorials, Low voltage amplifiers design technique, Cancun, México, August 2, 2009. IEEE NEWCAS-TAISA Tutorials, Design of IR-UWB transceiver for low cost applications, Montreal, June 22, 2008. ECCTD Tutorials, Bridging technology innovations to foundations, Seville, Spain, August 31th 2007. Design considerations of integrated circuits for wireless communications, Motorola SPS, Latin America & Caribbean Region, Puebla, July 2000. 6. Recursos de la evaluación en el proceso enseñanza-aprendizaje SEP: Centro de actualización del magisterio, Pue., Ener 1999 7. Técnicas de simulación de circuitos, Instituto Tecnológico de Puebla, Agosto 1996. 8. Técnicas para determinar la calidad de la energía eléctrica, Instituto Tecnológico de Puebla, Agosto 1996. 9. Instrumentación y control, Dirección General de Institutos Tecnológicos, Instituto Tecnológico de Chihuahua, Nov. 1995. 10. Diseño de especialidades (Módulos optativos), Dirección General de Institutos Tecnológicos, Instituto Tecnológico de Puebla, Junio 1995. 11. Ahorro de energía, Dirección General Institutos Tecnológicos, Instituto Tecnológico de Puebla, Junio 1995. 12. Circuitos integrados para telecomunicaciones, INAOE, Puebla, Julio-Agosto 1994. 13. Nonlinear adaptive and robust control for nonlinear dynamic systems, INAOE, Puebla, Junio 1994. 14. Introducción a redes de computadoras y protocolos, INAOE, Puebla, Mayo-Junio 1994.