Ejercicios de multiprocesadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo ARCOS Departamento de Informática Universidad Carlos III de Madrid

1.

Ejercicios recomendados

Se recomienda la realización del los siguientes ejercicios del libro: Fuente: Computer Architecture: A Quantitative Approach. 5 Ed Hennessy and Patterson. Morgan Kaufmann. 2012.

Capítulo 5: 5.1, 5.2, 5.3, 5.4, 5.5, 5.6, 5.9, 5.10, 5.11, 5.12.

2.

Ejercicios de examen

Ejercicio 1

Examen de junio de 2015.

Sea un computador con dos procesadores, cada uno con su memoria caché privada que usan política de post-escritura a memoria principal. Inicialmente todas las entradas de las cachés se encuentran marcadas como inválidas. La posición de memoria correspondiente a la variable A, contiene inicialmente el valor 255. En este computador se ejecuta la siguiente secuencia de operaciones: Tiempo Procesador 1 Procesador 2 1 lw $t0, A 2 lw $t1, A 3 sw $zero, A 4 lw $t2, A Indique para cada una de estas operaciones el estado y el valor de la dirección de memoria A tanto en las cachés como en memoria principal.

J. Daniel Garcia et al.

cbed ARCOS@uc3m

1

Arquitectura de Computadores

Tiempo

Estado caché 1

Valor caché 1

Estado caché 2

Valor caché 2

Valor memroia

0 1 2 3 4

I



I



255

Ejercicio 2

Examen de enero de 2015.

Dados los siguientes fragmentos de código que ejecutan 3 hilos empleando el protocolo de coherencia MSI. // Código del hilo 0

for(i=0;i