IEE 2782 Laboratorio de Sistemas Digitales APUNTES
Marcelo Guarini H. Departamento de Ingenier´ıa El´ectrica Pontificia Universidad Cat´olica de Chile 2003
2
´ Indice 1 Introducci´on 1.1 Instrucciones Generales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2 Gu´ıa para la preparaci´on de informes . . . . . . . . . . . . . . . . . . . . . . . . 2 Gu´ıa para el armado de circuitos 2.1 ”Protoboard” . . . . . . . . . 2.2 Circuitos Integrados . . . . . . 2.3 Niveles L´ogicos . . . . . . . . 2.4 Salidas Triestado . . . . . . . 2.5 Salidas de Colector Abierto . . 2.6 Entrada H a un integrado TTL 2.7 LEDs . . . . . . . . . . . . . 2.8 Displays de 7 segmentos . . . 2.9 Condensadores . . . . . . . . 2.10 Resistencias . . . . . . . . . .
1 1 4
. . . . . . . . . .
7 7 8 9 10 10 11 12 13 14 14
3 Circuitos Integrados TTL 3.1 Caracter´ısticas de operaci´on y desempe˜no . . . . . . . . . . . . . . . . . . . . . 3.2 Compuertas TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
17 17 23
4 Circuitos Integrados CMOS 4.1 Caracter´ısticas de operaci´on y desempe˜no . . . . . . . . . . . . . . . . . . . . . 4.2 Compuertas CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
37 37 39
5 Aspectos pr´acticos 5.1 Consideraciones pr´acticas en el uso de circuitos TTL . . . . . . . . . . . . . . . 5.2 Consideraciones pr´acticas en el uso de circuitos CMOS . . . . . . . . . . . . . . 5.3 Interconexi´on entre integrdos TTL y CMOS . . . . . . . . . . . . . . . . . . . .
49 49 58 59
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
3
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
4
´ INDICE
Cap´ıtulo 1
Introducci´on El Laboratorio de Sistemas Digitales, IEE 2782, es un complemento del curso Sistemas Digitales, IEE2712. Se orienta a capacitar al alumno con la experiencia pr´actica para medir, simular y construir circuitos digitales utilizando integrados de escala menor (SSI), de escala media (MSI) y de gran escala (LSI), incluyendo microprocesadores de 8 bits. El curso consiste en el desarrollo de 6 a 7 experiencias. Se espera que el alumno est´e familiarizado con funciones Booleanas, m´aquinas combinacionales y m´aquinas secuenciales al nivel que son tratadas en el curso de Sistemas Digitales (IEE2712). Este manual contiene informaci´on t´ecnica adicional a la del curso, referente a los circuitos integrados TTL y CMOS, e incluye un ap´endice con informaci´on acerca de los microprocesadores PIC de Microchip. Los alumnos deben estudiar y entender claramente las materias incluidas en este manual, para poder desarrollar exitosamente las experiencias del Laboratorio. El trabajo de Laboratorio se organiza en grupos de dos alumnos y es evaluado a trav´es de: participaci´on, Informes escritos, demostraciones de las experiencias en funcionamiento controles Las notas son individuales, por lo que es importante que ambos alumnos de un grupo participen activamente en cada una de las experiencias. Ambos nombres deben aparecer tanto en los preinformes como en los informes.
1.1
Instrucciones Generales El Laboratorio de Sistemas Digitales se desarrolla en el Laboratorio Docente que posee el Depto. de Ingenier´ıa El´ectrica en el segundo piso, los d´ıas Jueves de 13:30 a 17:50. El horario de ingreso a las sesiones es importante, por lo que no se acepta atrasos de m´as de 10 minutos. Los alumnos deben asistir en forma obligatoria a cada una de las sesiones. Como la mayor parte de las experiencias requieren de tiempo adicional al de las sesiones normales, 1
´ ´ CAPITULO 1. INTRODUCCION
2
los alumnos pueden hacer uso de las dependencias del Laboratorio para avanzar o completar sus trabajos, en horarios en que sea posible hacerlo, esto es, cuando no haya otros cursos de laboratorio en desarrollo y respetando el horario de trabajo del t´ecnico a cargo. El trabajo de laboratorio est´a organizado en grupos de dos alumnos cada uno. Al comenzar el semestre cada grupo recibir´a una caja conteniendo tarjetas para desarrollo de prototipos (protoboards), circuitos integrados y componentes adicionales para desarrollar las experiencias. Cada grupo ser´a colectivamente responsable de los materiales recibidos y deber´a devolverlos, en buen estado, una vez finalizado el semestre. Los materiales ser´an revisados por el encargado de bodega y los que est´en en malas condiciones deber´an ser repuestos por el grupo responsable. Los ayudantes y el profesor estar´an presentes en el laboratorio s´olo durante las horas programadas para el curso. Lea los requerimientos y las especificaciones de las experiencias en forma cuidadosa. No realice cambios en las especificaciones de los dise˜nos. Si tiene alguna duda, consulte a los ayudantes o al profesor. Si las consultas no requieren de mucha explicaci´on (responder si o no por ejemplo), puede hacerlas via e-mail al profesor (
[email protected]) El trabajo correspondiente a una experiencia completa consiste de las siguientes cuatro etapas: – Dise˜no del circuito esquem´atico y lista de materiales. – Implementaci´on (trabajo de laboratorio). – Demostraci´on (al ayudante o al profesor). – An´alisis de la experiencia y resultados (informe). 1. Los distintos grupos deben realizar el dise˜no de la experiencia que corresponde efectuar y entregarlo el Martes inmediatamente anterior, de tal forma que los ayudantes puedan revisarlo y predeterminar si el circuito funcionar´a una vez armado correctamente. El circuito esquem´atico debe contener el m´aximo de detalles y debe ser acompa˜nado de una lista con todos los materiales requeridos. Adicionalmente, debe incluirse una simulaci´on computacional del hardware utilizando el software Logic Works. 2. La sesi´on de laboratorio debe destinarse a la implementaci´on del circuito y a solucionar las posibles fallas (debugging del circuito). El debugging puede llegar a consumir la mayor parte de su tiempo en el laboratorio. Es muy probable que en esta etapa se requiera del apoyo de un ayudante. Para minimizar errores en la construcci´on de su circuito y facilitar la labor de debugging, siga cuidadosamente las sugerencias recomendadas en el pr´oximo cap´ıtulo. 3. Cuando haya completado la implementaci´on de su experiencia, deber´a demostrarla al ayudante o al profesor, contestando las preguntas que ellos le formulen. Cada uno de los miembros del grupo debe ser capaz de contestar las preguntas relativas a todos los
1.1. INSTRUCCIONES GENERALES
3
aspectos de la experiencia en forma independiente. En esta fase ser´an evaluados en forma individual. 4. Finalmente, cada grupo debe preparar un informe completo sobre la experiencia, detallando el dise˜no y el circuito que implement´o en el laboratorio, la versi´on final del software si corresponde, cualquier observaci´on interesante y c´omo resolvi´o las dificultades que se presentaron. El contenido del informe debe ser preciso, evitando descripciones excesivas y/o sin importancia. La evaluaci´on de cada experiencia depender´a de todo lo expuesto m´as arriba. En general, el ayudante no considerar´a una distribuci´on porcentual exacta de las diversas partes y etapas de una experiencia para asignar la nota. Ellos puede utilizar su criterio para asignar diferentes notas a alumnos de un mismo grupo, ya sea en base a la participaci´on como a la comprensi´on individual de las materias involucradas en la experiencia. Como referencia aproximada, considere la siguiente incidencia de cada una de las partes del informe en la nota del mismo: Puntajes del Informe Resumen Descripci´on del problema Descripci´on del hardware Diagrama esquem´atico (diagramaa de circuito) Simulaci´on Listado de materiales Presentaci´on, redacci´on, claridad, ortograf´ıa, etc. Punto base
0.5 Pt. 1.0 Pt. 0.5 Pt. 1.5 Pt. 1.0 Pt. 0.5 Pt. 1.0 Pt. 1.0 Pt.
Cuando las experiencias contemplen el desarrollo de software, por ejemplo en las experiencias con microprocesadores, los puntajes de referencia son: Puntajes de Informe con desarrollo de software Resumen Descripci´on del problema Descripci´on del hardware Diagrama esquem´atico (diagramaa de circuito) Descripci´on del software Diagrama de flujo C´odigo Listado de materiales Presentaci´on, redacci´on, claridad, ortograf´ıa, etc. Punto base
0.5 Pt. 1.0 Pt. 0.5 Pt. 0.5 Pt. 0.5 Pt. 1.0 Pt. 0.5 Pt. 0.5 Pt. 1.0 Pt. 1.0 Pt.
Al comienzo de cada experiencia se realizar´a un control de 10 a 15 minutos de duraci´on. El contenido de cada control corresponder´a a la materia de la experiencia a realizar y al de los apuntes del curso. Se espera que el alumno demuestre el conocimiento y la comprensi´on de los principios fundamentales en que se basa cada una de las experiencias, de las
´ ´ CAPITULO 1. INTRODUCCION
4
caracter´ısticas de operaci´on de los circuitos integrados y otros componentes utilizados, as´ı como de las diversas t´ecnicas de construcci´on y armado.
1.2
Gu´ıa para la preparaci´on de informes
El informe es un documento que describe el desarrollo de la experiencia. Indique claramente, c´omo funcion´o la experiencia, e incluya todas las modificaciones que hubo que hacer al dise˜no original . El informe debe ser producto del esfuerzo colectivo de ambos miembros del grupo. A continuaci´on se presenta una gu´ıa de los puntos que debe contemplar el informe final. Note que no todos los puntos indicados m´as arriba siempre corresponden a todas las experiencias. Depende de la naturaleza de la experiencia realizada. Si tiene comentarios que hacer acerca de alguna etapa de la experiencia incl´uyalos en el informe. En forma similar, si obtuvo resultados inesperados, o si piensa que tiene una buena soluci´on para alg´un problema en particular, docum´entelos aqu´ı. Si alguna parte del hardware y/o software no funcion´o adecuadamente en la demostraci´on, incluya una explicaci´on razonable del porqu´e. Al menos un 10% de la nota del informe final se basar´a en la calidad y claridad de su estilo de escritura, en especial considerando la gram´atica, la ortograf´ıa y la construcci´on de frases. 1. Portada. Debe incluir el t´ıtulo y n´umero de la experiencia que se informa, la fecha, el nombre de ambos miembros del grupo y el n´umero asignado al grupo. 2. Resumen. Uno a tres p´arrafos donde se describe en forma breve el experimento y los principales resultados. Piense en alguien que no tiene tiempo para leer el informe pero que desea saber de qu´e se trat´o la experiencia y cuales fueron los resultados. 3. Descripci´on del problema Describa en forma clara y detallada la experiencia realizada. Utilice sus propias palabras, no copie la gu´ıa del laboratorio. El prop´osito de esta secci´on es que el grupo demuestre que ha entendido en forma clara y detallada el trabajo realizado. 4. Descripci´on del hardware. Se requiere una descripci´on en bloques del circuito propuesto y una explicaci´on de la funci´on que lleva a cabo cada uno de ellos. Adem´as, se debe inclu´ır una discusi´on sobre como y porqu´e las distintas partes del circuito funcionan. 5. Diagrama esquem´atico. Incluya el diagrama esquem´atico completo y detallado del circuito realizado. coloque el nombre correspondiente a cada circuito integrado y a cada BUS. No es necesario inclu´ır cada una de las l´ıneas de un BUS. Resulta m´as claro dibujar una l´ınea gruesa, indicando en la forma est´andar su nombre y la cantidad de l´ıneas (Ejemplo ABUS[0:7], para el BUS llamado ABUS de 8 l´ıneas). El diagrama esquem´atico debe ser dibujado en forma clara, conteniendo toda la informaci´on necesaria para que otra persona pueda reconstruir el circuito. Adjunte la lista de materiales utilizados. 6. Simulaci´on. Incluya los resultados de la simulaci´on en Logic Works. 7. Descripci´on del software. Si la experiencia contiene desarrollo de software, describa c´omo el software que usted realiz´o efect´ua las diversas tareas. Discuta brevemente c´omo funcionan las distintas sub-unidades y/o subrutinas de su programa.
´ PARA LA PREPARACION ´ DE INFORMES 1.2. GUIA
5
8. Diagrama de flujo. Incluya un diagrama de flujo del software propuesto. Asigne un bloque a cada sub-unidad y/o subrutina del programa. 9. C´odigo. Presente una copia del programa completo documentado, es decir, incluyendo comentarios que describan paso a paso lo que hacen los diversos grupos de instrucciones, o instrucciones individuales si es necesario. 10. Discusi´on y conclusiones. Incluya todos los comentarios acerca del desarrollo de la experiencia, especificando los materiales utilizados, los problemas que se encontraron, c´omo se resolvieron, los resultados inesperados, etc. Indique las conclusiones que se desprenden de su trabajo, haciendo lo posible por dar una explicaci´on breve y clara de los resultados obtenidos.
6
´ ´ CAPITULO 1. INTRODUCCION
Cap´ıtulo 2
Gu´ıa para el armado de circuitos En este cap´ıtulo se introducen los principales componentes utilizados en el desarrollo de las experiencias del Laboratorio de Sistemas Digitales. Para cada uno se incluye una breve descripci´on y las limitaciones y cuidados que se deben observar en su uso.
2.1
”Protoboard”
El primer dispositivo es el protoboard o tarjeta para el desarrollo de prototipos. Consiste en una placa de pl´astico con un gran n´umero de peque˜nos conectores, que permiten realizar en forma simple y eficiente las conexiones el´ectricas y de se˜nal de un circuito. En los bordes, a lo largo de la placa, existen Buses conectados internamente, que permiten llevar a lo largo del circuito el voltaje de alimentaci´on, , y la tierra. Se recomienda utilizar alambres de color rojo para la alimentaci´on positiva, , y alambres de color negro para la Tierra. Cuando la se˜nal de reloj se debe distribuir a lo largo del prototipo, se recomienda utilizar uno de estos Buses. En este caso utilice alambre de color azul. El c´odigo de colores sugerido, contribuir´a a que los ayudantes puedan participar en forma eficiente en la identificaci´on r´apida de problemas en su circuito. Entre los Buses, a cada lado del centro de la placa, existe dos campos de peque˜nos orificios, que permiten interconectar los diferentes componentes del circuito. Cada uno de los cinco orificios que forman una columna est´an conectados entre s´ı. Esto permite conectar m´as de un alambre en cada pin de un componente, sin tener que soldar. Los circuitos integrados se insertan en el centro de la placa, de tal forma que cada patita o pin, tenga un conjunto de 4 conexiones disponibles, como se muestra en la figura 2.1 La inserci´on de alambres de conexi´on en el protoboard es una operaci´on simple pero debe hacerse en forma cuidadosa. De otra forma provoca problemas de conexiones, que, aunque se ven bien hechas, pueden no estarlo. Descubrir estas fallas generalmente lleva horas de trabajo frustrante. La forma correcta de insertar un alambre en el protoboard es la siguiente: Pele unos 8 a 9 mm de aislaci´on en el extremo del alambre a ser insertado. Si tiene que insertar ambos extremos, pele ambos de la misma forma. Inserte el alambre en el protoboard hasta que 7
8
´ ´ PARA EL ARMADO DE CIRCUITOS CAPITULO 2. GUIA
Figura 2.1: Esquema de interconexiones en una tarjeta para desarrollo de prototipos (protoboard). desaparezca todo el alambre expuesto (sin aislaci´on). Por ning´un motivo permita que la aislaci´on penetre en la placa. Es importante recalcar la utilizaci´on de un c´odigo de colores para el alambrado. Los alambres para el poder (+5 V) deben ser rojos, para las tierras negros, y para las se˜nales, defina colores que faciliten la revisi´on del circuito.
2.2
Circuitos Integrados
En este laboratorio se utilizan Circuitos Integrados, CI’s, para llevar a cabo las experiencias. Los CI’s se fabrican en una amplia variedad de encapsulados. En este Laboratorio se utilizan principalmente CI’s con encapsulado conocido como Plastic DIP o Plastic Dual Inline Package. La descripci´on de la funci´on de cada pin o patita se encuentra en los manuales de circuitos integrados disponibles en la bodega de instrumento. Los manuales no deben ser retirados del Laboratorio sin permiso del t´ecnico a cargo. Las experiencias se desarrollan principalmente con CI’s de la familia TTL (Transistor-Transistor logic), cuya funci´on est´a codificada utilizando la numeraci´on 74XXX (Ej.: 7400, 7404, 74162, etc.). En la realidad sin embargo, los integrados no est´an marcados en forma tan simple. Por ejemplo un integrado 7400 puede estar codificado como SN74HLS00N. Desafortunadamente, es trabajo del usuario decodificar ”7400” entre toda la informaci´on adicional. Un poco de pr´actica es suficiente. Revisemos ahora c´omo insertar un circuito integrado en forma correcta en el protoboard. Tenga en cuenta que si se equivoca, poni´endolo al rev´es, despu´es de energizarlo nunca volver´a a funcionar otra vez. Es importante entonces reconocer la numeraci´on correcta de los
´ 2.3. NIVELES LOGICOS
9
pines. Note que no puede utilizar como referencia el texto escrito sobre el integrado, ya que e´ ste no siempre est´a al derecho. Existen dos formas para identificar el pin n´umero 1. La primera, es un peque˜no punto bajo relieve en el encapsulado pl´astico, ubicado justo sobre el pin 1. La segunda, es una indentaci´on en el encapsulado, que se ubica a la izquierda, mirando el integrado desde arriba. En este caso,el pin 1 es el de m´as a la izquierda en la fila de abajo. El resto de los pines se cuentan en forma contraria a los punteros del reloj comenzando del pin 1, como se muestra en la figura 2.2. 14 13 12 11 10 9 8
16 15 14 13 12 11 10 9
2 3 4 5 6 7
2 3 4 5 6 7 8
Pin 1
Pin 1
Figura 2.2: Ubicaci´on del pin No 1 en un circuito integrado TTL con encapsulado 14 pin DIP y 16 pin DIP. A continuaci´on, se presenta informaci´on b´asica y esencial para utilizar integrados TTL en el desarrollo de los circuitos de este laboratorio. Se recomienda en forma especial estudiar en profundidad la informaci´on m´as completa contenida en el cap´ıtulo N 3. El dominio de esta materia le permitir´a desarrollar circuitos de mejor calidad, de operaci´on m´as robusta, evitando el da˜no innecesario de integrados.
2.3
Niveles L´ogicos
Generalmente, se tiende a pensar que los 0’s y 1’s de la l´ogica digital corresponden a 0 volts y a 5 volts respectivamente (considerando l´ogica positiva). Esta suposici´on es incorrecta ya que existen rangos de valores posibles entre 0 y 5 volts. Efectivamente, en los integrados TTL, un voltaje de entrada entre 2.0 y 5.0 volts es reconocido como 1 l´ogico. Un voltaje de entrada entre 0 y 0.8 volts es reconocido como 0 l´ogico. El rango entre 0.8 y 2.0 volts no est´a definido y pueden corresponder tanto a un 0 como a un 1 l´ogico. No es posible anticipar el comportamineto de una salida TTL cuando las entradas est´an sometidas a voltajes en este rango. Los niveles v´alidos para los voltajes de salida en los integrados TTL tambi´en est´an definidos. Un 0 l´ogico es v´alido si la salida est´a en el rango de 0 a 0.4 volts. Si se mide 0.7 volts en una salida TTL, significa que algo est´a funcionando mal, aunque 0.7 volts corresponda a un nivel de entrada v´alido para un 0 l´ogico. Normalmente, esta situaci´on ocurre cuando, por error, dos salidas TTL se conectan entre si y est´an entregando niveles l´ogicos diferentes. Un 1 l´ogico es v´alido si la salida est´a en el rango de 2.4 a 5.0 volts. Como se explica en el pr´oximo cap´ıtulo, estos rangos est´an relacionados con el n´umero de entradas conectadas a una salida, lo que se conoce como fanout. Una salida TTL puede alimentar hasta unas 8 a 10 entradas de la misma familia, es decir su fanout es de 8 a 10. Para abstraerse de los niveles de voltaje correspondientes al 0 y 1 l´ogico, los cuales dependen de la familia de integrados utilizada y de de la l´ogica seleccionada (positiva o negativa), los man-
´ ´ PARA EL ARMADO DE CIRCUITOS CAPITULO 2. GUIA
10
Tabla 2.1: Tabla de verdad de las funciones AND, OR y NOT. xy LL LH HL HH
L L L H
L H H H
H H L L
uales de circuitos integrados y gran parte de los libros de sistemas digitales se refieren a salida alta, H (High), si el voltaje de salida es alto (2.4 a 5.0 volts para la familia TTL), y a salida baja, L (Low), si el voltaje de salida es bajo (0 a 0.4 volts para la familia TTL). La misma consideraci´on se hace para los voltajes de entrada. De esta forma, la tabla de verdad para las funciones AND OR y NOT queda definida como se muestra en la tabla 2.1.
2.4
Salidas Triestado
Algunos integrados TTL se fabrican con salidas conocidas como HI-Z (alta impedancia) o tri-state (triestado). El tercer estado es un estado adicional al nivel H y al nivel L. Cuando un circuito se encuentra en tercer estado, la salida depender´a de las otras conexiones que existan en el nodo. Si uno de los componentes conectado al nodo entrega un nivel L, el voltaje en el nodo ser´a entre 0 y 0.4 volts. Si en cambio, la salida es H, el voltaje en el nodo ser´a entre 2.4 y 5.0 volts. Las salidas triestado sirven para depositar informaci´on en los Buses. Como se sabe, e´ stos permiten la transferencia de datos entre diferentes dispositivos y m´odulos de un sistema. T´ıpicamente, un grupo de dispositivos pueden escribir informaci´on en un bus y otros pueden leerla simultaneamente. Supongamos dos dispositivos que pueden depositar datos en un Bus, uno con su salida en nivel L y el otro con su salida en nivel H. Si ambos lo hacen al mismo tiempo, el nivel de voltaje en el Bus tendr´a un valor que no corresponde ni a H ni a L, ya que los voltajes tender´an a cancelarse entre s´ı. El verdadero problema es que uno de los circuitos trata de inyectar suficiente corriente en la l´ınea del Bus para hacer que el voltaje sea H, mientras que el otro trata de drenar toda la corriente de la l´ınea, para llevarla a tierra (L). El resultado es que ambos CI’s tienden a sobrepasar sus especificaciones m´aximas de corriente. Uno de los dos, o ambos se quemar´an. Utilizando CI’s con capacidad de tercer estado, es posible seleccionar qu´e dispositivo pondr´a su salida en el Bus y cu´ales deber´an esperar. Esto se logra a trav´es de una l´ınea especial de habilitaci´on. Es MUY CRI´ TICO que s´olo un dispositivo est´e depositando informaci´on en el Bus a la vez. Si en un determinado momento, ninguno lo hace, es perfectamente aceptable, pero que dos o m´as dispositivos est´en habilitados para poner informaci´on en el bus al mismo tiempo, significar´a un desastre. Situaciones como esta conllevan una dif´ıcil, larga y frustrante sesi´on de debbuging.
2.5
Salidas de Colector Abierto
Otros integrados TTL tienen un tipo especial de salida llamada de colector abierto (en ingl´es open-collector). La figura 2.3 (a) muestra una salida t´ıpica de colector abierto. Corresponde a un
2.6. ENTRADA H A UN INTEGRADO TTL
11
transistor conectado como amplificador inversor. Si la se˜nal de entrada, generada por el resto del circuito en el integrado es H, el transistor conduce y Si la entrada es L, el transistor no conduce. + 5V Salida de colector abierto Señal de entrada
5 kΩ
Resistencia externa Señal de salida
Señal de entrada
Figura 2.3: T´ıpica salida open collector. La resistencia de 5 k no se incluye, debe ser conectada en forma externa. La resistencia externa no se incluye en el microcircuito. La salida de la compuerta es s´olo la l´ınea del colector del transistor. Sin la resistencia, cuando la se˜nal de entrada es H, el transistor conduce y la salida se hace L (0 volts). Sin embargo, cuando la se˜nal de entrada es L, la salida no tiene una fuente interna de voltaje para hacer que el voltaje de salida sea H (5 volts). Por este motivo, se debe polarizar el colector con una resistencia externa como se muestra en la figura 2.3 (b). Esta resistencia recibe el nombre de pull-up porque su funci´on es justamente empujar el voltaje del colector hacia arriba. La salida de colector abierto permite conectar dos o m´as salidas a un solo nodo (Por ejemplo a una l´ınea de un Bus), como se muestra en la figura 2.4. + 5V 5 kΩ
Señal de entrada
Resistencia externa Señal de entrada
Señal de entrada
Señal de salida
Figura 2.4: Resistencia pull-up com´un conectada a m´ultiples salidas de colector abierto. En la figura 2.4, si la entrada de cada transistor de salida es L, la se˜nal com´un ser´a H (aproximadamente 5 volts). Si s´olo una se˜nal de entrada a un transistor es H, la se˜nal de salida com´un ser´a L (aproximadamente 0 volts). Note que esta es una forma muy simple de realizar la funci´on AND de todas las salidas conectadas entre s´ı. Esta t´ecnica se conoce como wired-AND (AND alambrado) por motivos obvios.
2.6
Entrada H a un integrado TTL
Cuando se requiere forzar un nivel H en una entrada TTL, se debe hacer a trav´es de una resistencia (4.7 K es un valor adecuado) desde la l´ınea de alimentaci´on de 5 volts. Debido a la impedancia
´ ´ PARA EL ARMADO DE CIRCUITOS CAPITULO 2. GUIA
12
relativamente baja de las entradas TTL, la conexi´on directa de una entrada a la l´ınea de 5 volts puede da˜nar el integrado. La resistencia de 4.7 K cumple con la funci´on de limitar la corriente de entrada. Recuerde: nunca conecte una entrada TTL directamente a una l´ınea de 5 volts. Cuando una entrada TTL se deja abierta (entrada flotante), ocurre un fen´omeno interesante. Se tiende a pensar que la entrada corresponder´a a un nivel L o 0 l´ogico. Esto no es as´ı, las entradas TTL no conectadas por lo general tienden a flotar en un nivel H, pero no siempre ocurre as´ı. Algunas condiciones de carga particulares en un integrado TTL pueden hacer que una entrada abierta flote hacia un nivel L o 0 l´ogico. NUNCA conf´ıe en que el integrado proporcionar´a ˜ deseado por s´ı solo. Utilice una resistencia pull up (4.7 K por ejemplo) para el nivel de senal garantizar una se˜nal H o conecte la l´ınea a tierra para garantizar una se˜nal L, seg´un corresponda.
2.7
LEDs
Los LED’s, light emitting diodes, se utilizan con frecuencia para indicar el nivel l´ogico de entradas y salidas digitales. Pueden conectarse para encender con una se˜nal H (5 volts) o con una se˜nal L (0 volts). La idea b´asica es conectar uno de los terminales del LED a la l´ınea de poder, y el otro a la se˜nal que se desea leer. Sin embargo, hay que tener en cuenta un par de detalles importantes. En primer lugar los LED’s tienen polaridad, es decir, funcionan s´olo si se conectan en una direcci´on. Conectados al rev´es, no funcionan. Terminal positivo
Terminal negativo
Figura 2.5: S´ımbolo esquem´atico de un LED. El tri´angulo en el c´ırculo del s´ımbolo esquem´atico de la figura 2.5 es una flecha que apunta en la direcci´on del flujo de corriente positivo, es decir, de mayor voltaje positivo a menor voltaje. Los LED’s deben conectarse de manera que la flecha apunte hacia el voltaje menor, usualmente hacia tierra. Desafortunadamente, los LED’s comerciales no tienen una flecha impresa en el encapsulado. Sin embargo, tienen un peque˜no borde plano cerca de uno de los terminales que indica la conexi´on negativa. En los LEDs m´as modernos, el terminal m´as corto es el negativo. Ambas convenciones se muestran en la figura 2.6. Sea cuidadoso, no es raro que alguien haya cortado las patas en forma contraria y no corresponda a la polarizaci´on correcta. El otro aspecto importante de tener en cuenta es que los LED’s soportan una corriente m´axima de unos 20 mA. Una corriente mayor har´a que el LED se queme. El problema es que la relaci´on voltaje corriente de un LED es la de un diodo, por lo tanto, una vez que entra en la zona de conducci´on y se enciende, un peque˜no aumento de voltaje entre sus terminales provocar´a un gran aumento en la corriente, como se muestra en la figura 2.7(a). El voltaje de funcionamiento de un LED color rojo es de aproximadamente 1.8 volts, el de los LEDs amarillo y verde de 2.2 volts y el de los LEDs azul y blanco de 3.5 volts. Si se conecta un LED en un circuito de 5 volts, e´ ste consumir´a una cantidad de corriente muy alta y se quemar´a instantaneamente. Es necesario absorber el voltaje restante impidiendo que circulen m´as de 20 mA en los LEDs de 5 mm y m´as de 10 mA en los LEDs de 3mm. Para esto se utiliza una resistencia
2.8. DISPLAYS DE 7 SEGMENTOS
13 Terminal positivo
Terminal positivo
Terminal negativo
Terminal negativo
Figura 2.6: Identificaci´on de los terminales de un LED. limitadora de corriente como se muestra en la figura 2.7(b). El valor de la resistencia se determina utilizando la ley de Ohm. Por ejemplo, para limitar la corriente a 15 mA para un LED rojo se necesita una resistencia de:
Sin embargo, como los LED’s aun encienden con una corriente bastante menor, conviene elegir un margen de seguridad mayor utilizando una resistencias de unos 330 . Como general, la polarizaci´on recomendada para un LED es de entre 5 mA y m´aximo 15 mA. I
330 Ω
1/6 7404 Señal activa H
25 mA Señal activa L
V
1/6 7406
_
+
_
+
+ 5V
+ 5V 330 Ω
1V
(a) Característica I-V de un LED
(b) Conexión de un LED a un driver TTL
Figura 2.7: Caracter´ıstica I-V de un LED rojo y su conexi´on utilizando una resitencia limitadora. Al utilizar LED’s para visualizar datos binarios, hay que asegurarse de utilizar compuertas conocidas como drivers, por su mejor manejo de corriente. La figura 2.7(b) muestra dos formas apropiadas para alimentar un LED. Los TTL de colector abierto son una alternativa ideal. En el primer caso, con una se˜nal activa H el inversor entrega una salida L, completando de esta forma el circuito para encender el LED. Note que el chip act´ua como una conexi´on a tierra para el LED. En el segundo caso, una se˜nal activa L de entrada permite el encendido del LED. NOTA: Los LEDs se da˜nan si se les aplica una tensi´on negativa superior a -3 volts.
2.8
Displays de 7 segmentos
Los displays de 7 segmentos est´an formados por siete LEDs dispuestos en un encapsulado pl´astico en una configuraci´on en forma de n´umero ocho. Encendiendo diferente combinaciones de segmen-
´ ´ PARA EL ARMADO DE CIRCUITOS CAPITULO 2. GUIA
14
tos a la vez, es posible generar los 10 d´ıgitos decimales. El terminal positivo de los 7 LED’s est´an conectados entre si y deben conectarse a la l´ınes de + 5 volts. Las siete l´ıneas de tierra son independientes y deben conectarse cada una a una resistencia limitadora de corriente antes de ser conectada a la salida de un driver TTL para siete segmentos. Los drivers m´as utilizados para este tipo de displays son los integrados 7446 y 7447. Ambos tienen la misma configuraci´on de pines, de tal forma que pueden ser intercambiados. NOTA IMPORTANTE: no olvide conectar resistencias limitadoras de 330 en cada segmento.
2.9
Condensadores
Un condensador consiste de dos placas o l´aminas met´alicas separadas por un material diel´ectrico. Para nuestros prop´ositos es suficiente saber que un condensador permite el paso de se˜nales de alta frecuencia, impidiendo el paso de las se˜nales de baja frecuencia. La frecuencia de corte entre las altas y bajas frecuencias es una funci´on de la capacidad del condensador. Mientras m´as baja es la capacidad, m´as alta es la frecuencia de corte. Algunos condensadores tienen polaridad. Esto es normal en los electrol´ıticos y los de tantalio. Si requiere utilizar este tipo de condensadores, especialmente los electrol´ıticos, aseg´urese de conectarlos con la polaridad correcta. Los condensadores electrol´ıticos mal conectados explotan o experimentan fugas de humos y gases da˜ninos para la salud.
2.9.1
C´omo leer la capacidad de un condensador
Los condensadores de mayor valor tienen su valor de capacidad impreso en el encapsulado, generalmente en microfaradios. Los condensadores m´as peque˜nos, de mylar por ejemplo, tienen normalmente impreso en el encapsulado un n´umero de tres d´ıgitos seguido de una letra K. Los primeros dos d´ıgitos corresponden a los dos m´as significativos de la capaciad y el tercero es un factor multiplicador. El multiplicador corresponde al n´umero de ceros que hay que agregar a continuaci´on de los dos primeros d´ıgitos. El resultado es la capacidad en picofaradios. Por ejemplo, un condensador marcado 104K es de , o´ 0.1 . Los condensadores de cer´amica no tienen una convenci´on est´andar para indicar la capacidad. Generalmente est´a impresa en picofaradios. Si tiene dudas consulte al ayudante.
2.10 Resistencias Las resistencias son componentes no polarizados, es decir, funcionan indistintamente en ambos sentidos. Para determinar su valor, tienen un c´odigo en base a bandas de colores impresas en la superficie. Para leer estas bandas se debe ubicar el color plateado o dorado hacia la derecha. Las primeras dos bandas de color a la izquierda indican los primeros dos d´ıgitos del valor. La tercera banda es un multiplicador decimal. La cuarta banda, generalmente de color plateado u oro, indica la tolerancia. Plateado corresponde a , mientras que oro corresponde a . El c´odigo de colores es el siguiente:
2.10. RESISTENCIAS
15 COLOR Negro Caf´e Rojo Anaranjado Amarillo Verde Azul Violeta Gris Blanco
VALOR 0 1 2 3 4 5 6 7 8 9
Como ejemplo, una resistencia marcada anaranjado, anaranjado, caf´e, oro, tiene 330 con una tolerancia del . Otro Ejemplo, una resistencia marcada amarillo, violeta, rojo, plata, tiene ! . Practique el c´odigo con resistencias en el Laborato (
) con una tolerancia del rio y corrobore sus resultados midi´endolas con un mult´ımetro. No olvide conectar resistencias !
limitadoras en los LEDs y resistencias pull-up de en las salidas de colector abierto y para fijar un 1 l´ogico en una entrada TTL.
16
´ ´ PARA EL ARMADO DE CIRCUITOS CAPITULO 2. GUIA
Cap´ıtulo 3
Circuitos Integrados TTL Como la mayor parte de las experiencias del Laboratorio de Sistemas Digitales se realizan utilizando circuitos integrados TTL (Transistor Transistor Logic), en este cap´ıtulo se revisan con amplio detalle sus caracter´ısticas principales y par´ametros generales de operaci´on. Las definiciones correspondientes a los par´ametros de operaci´on, son tambi´en v´alidas para otras familias de circuitos integrados, como CMOS (Complementary Metal Oxide Silicon) y ECL (Emiter Coupled Logic), aunque sus valores num´ericos difieren.
3.1
˜ Caracter´ısticas de operaci´on y desempeno
3.1.1
Tensi´on de alimentaci´on
El valor nominal de alimentaci´on para la familia TTL es de +5 volts DC. La figura 3.1 muestra en forma esquem´atica la distribuci´on de alimentaci´on en un circuito integrado con cuatro compuertas NAND de dos entradas cada una (7400). Por simplicidad y claridad se omiten las conexiones l´ogicas.
Figura 3.1: Circuito esquem´atico de las conexiones internas de y de tierra al interior de un circuito integrado TTL con encapsulado DIP (Dual Inline Package).
17
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
18
3.1.2
Niveles l´ogicos
En relaci´on a los valores de voltaje para los niveles l´ogicos es importante distinguir dos casos: niveles l´ogicos de entrada y niveles l´ogicos de salida. El nivel l´ogico de entrada bajo o L, (low), est´a limitado por el rango de voltaje de entrada que el dispositivo reconoce como 0 l´ogico. El " # valor de la tensi´on de entrada correspondiente a un cero l´ogico se denomina y est´a compren " # $% &' ( " # $% ) * ( dido entre los l´ımites y como muestra la figura 3.2(a). Por su parte, el nivel " + " + $% &' ( y esta comprendido entre los l´ımites l´ogico de entrada alto o H, (high) se denomina " + $% ) * ( " # $% ) * ( " + $% &' ( y como muestra en figura 3.2(a). Entre y hay una regi´on de funcionamiento no predecible. Cuando el voltaje de entrada se encuentra en este rango, el dispositivo l´ogico puede interpretarlo indistintamente como un nivel H o como un nivel L, dependiendo de diversos factores adicionales, por lo tanto no se debe operar en esta regi´on. Los niveles l´ogicos de salida est´an representados por los voltajes que entrega un dispositivo en su salida para expresar un resultado 0 l´ogico o´ 1 l´ogico. Se definen en forma an´aloga a los niveles de entrada, como se muestra en la figura 3.2(b).
Figura 3.2: Definici´on general de los niveles l´ogicos de entrada y salida para circuitos integrados digitales.
3.1.3
Inmunidad al ruido
El ruido es un voltaje no deseado que se induce en los circuitos el´ectricos y que puede afectar su funcionamiento. Los conductores de un circuito o sistema pueden captar radiaci´on electromagn´etica de alta frecuencia, generada por conductores adyacentes en los que las corrientes var´ıan
´ ´ Y DESEMPENO ˜ 3.1. CARACTERISTICAS DE OPERACION
19
r´apidamente. El mismo tipo de radiaci´on, tambi´en puede ser captada de fuentes externas al sistema. Por otra parte, las fluctuaciones de tensi´on de la l´ınea de alimentaci´on son una forma de ruido de baja frecuencia que tambi´en puede afectar el funcionamiento de un circuito digital. La inmunidad al ruido de un circuito l´ogico se define como la capacidad para tolerar fluctuaciones de tensi´on en los niveles l´ogicos de entrada, sin que cambie el estado de la salida. La figura 3.3 ilustra en forma gr´afica los efectos que puede tener el ruido en el funcionamiento de una compuerta.
Figura 3.3: Efectos de una se˜nal ruidosa a la entrada de una compuerta digital.
3.1.4
Margen de ruido
La inmunidad al ruido de un circuito integrado digital se mide en volts y se conoce como margen , + de ruido. En general se debe especificar dos valores: uno para el nivel H ( ) y otro para el , # , + nivel L ( ). se define como la diferencia entre la salida de nivel alto de menor valor de - + $% &' ( una compuerta, ( ), y la entrada de nivel alto de menor valor que la compuerta de carga " + $% &' ( puede aceptar, ( ). , # El margen de ruido se define como la diferencia entre la entrada de bajo nivel de m´aximo " # $% ) * ( valor que la compuerta de carga puede aceptar, ( ), y la salida m´axima posible para el - # $% ) * ( nivel bajo, ( ), que la compuerta de salida puede entregar. La figura 3.4 ilustra esquem´aticamente c´omo se definen ambos m´argenes de ruido. Las expresiones para ambos m´argenes son: , ,
+
- +
#
" # $% ) * (
$% &' (
" +
$% &' (
- #
%$) * (
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
20
Figura 3.4: Determinaci´on del margen de ruido.
3.1.5
Disipaci´on de potencia
Como en todo circuito el´ectrico, por una compuerta l´ogica tambi´en circula corriente, la que es suministrada por la fuente de alimentaci´on. Cuando una compuerta entrega en su salida un nivel . . + , y cuando entrega un nivel bajo, L, diremos que alto, H, diremos que circula una corriente . . # circula una corriente , como se muestra en la figura 3.5.
Figura 3.5: Corrientes de alimentaci´on en funci´on de la salida. Cuando una compuerta es sometida a cambios en los niveles l´ogicos de sus entradas, su salida . . + conmutar´a entre los estados H y L. De esta forma, la corriente consumida variar´a entre . . # e . La disipaci´on de potencia media depender´a del ciclo de trabajo. Generalmente, este par´ametro se especifica para un ciclo de trabajo de un 50%, que significa que la salida est´a en el nivel H la mitad del tiempo y en nivel L la otra mitad. As´ı, la corriente de alimentaci´on media esta dada por: . . + . .
. . #
y la disipaci´on de potencia media es / 0
. .
. .
La disipaci´on de potencia en un circuito integrado TTL es pr´acticamente constante dentro del rango de frecuencias a las que puede operar. Sin embargo,como se ver´a m´as adelante, en un
´ ´ Y DESEMPENO ˜ 3.1. CARACTERISTICAS DE OPERACION
21
circuito CMOS depende de la frecuencia de operaci´on. En condiciones est´aticas es muy baja, aumentando linealmente con la frecuencia de conmutaci´on. La figura 3.6 muestra las curvas de potencia para algunas familias t´ıpicas de circuitos TTL y CMOS. Como ejemplo, la disipaci´on de potencia de una compuerta TTL Schottky de bajo consumo (LS) es de 2 mW, pr´acticamente constante para todo el rango de frecuencias de operaci´on. Sin embargo, para una compuerta HCMOS en condiciones est´aticas, la disipaci´on de potencia es de 0,0000025 mW y a 100kHz es de 0,17 mW.
Figura 3.6: Curvas de disipaci´on de potencia en funci´on de la frecuencia para algunas familias de integrados TTL y CMOS.
3.1.6
Retardo de propagaci´on
Cuando una se˜nal se propaga a trav´es de un circuito, experimenta un retardo en el tiempo. En particular, en un circuito l´ogico, un cambio en la salida siempre ocurre un 1 2 despu´es del cambio en la entrada que lo provoca. El tiempo transcurrido se conoce como retardo de propagaci´on. Para caracterizar este fen´omeno en las compuertas l´ogicas, se consideran dos par´ametros relevantes: +
#
: es el tiempo entre un determinado punto del flanco activo del pulso de entrada y el punto correspondiente en el flanco de la se˜nal de salida, cuando la salida cambia de nivel H a nivel L. 2 3
# +
: es el tiempo entre un determinado punto del flanco activo del pulso de entrada y el punto correspondiente del flanco de la se˜nal de salida, cuando la salida cambia de nivel L a nivel H. 2 3
La figura 3.7 ilustra un ejemplo de retardo de propagaci´on. En este caso se toman como referencia los puntos ubicados en el 50% de la excursi´on del voltaje de las se˜nales de entrada y de salida.
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
22
Figura 3.7: Definici´on de retardo de propagaci´on. El retardo de propagaci´on limita la frecuencia m´axima a la que puede operar una compuerta. Claramente, mientras mayor es el retardo de propagaci´on, menor es la frecuencia m´axima de operaci´on.
3.1.7
Producto velocidad potencia
Cuando en una determinada aplicaci´on, es relevante tanto el retardo de propagaci´on como la disipaci´on de potencia, el producto velocidad-potencia es un buen par´ametro para comparar distintas familias de integrados l´ogicos. La unidad resultante de este producto es el pico Joule (pJ). En general, siempre se debe buscar el producto m´as reducido que permita conseguir las caracter´ısticas de desempe˜no deseadas. Los circuitos CMOS presentan un producto velocidad-potencia mucho menor que los circuitos TTL, debido a su menor disipaci´on de potencia. Sin embargo, esta caracter´ıstica pierde validez a frecuencias muy altas, lo que es evidente a partir del gr´afico de la figura 3.6.
3.1.8
Concepto de fan-out y carga
Cuando la salida de una compuerta alimenta una o m´as entradas, como se muestra en la figura 3.8, se genera una carga en la compuerta de alimentaci´on. Al igual que en cualquier circuito el´ectrico o electr´onico, existe un l´ımite para el n´umero de cargas que una compuerta puede alimentar. Este l´ımite recibe el nombre de fan-out. Cuando una salida TTL est´a en estado H, entrega corriente a las entradas que alimenta. Contrariamente, cuando est´a en estado L, absorbe corriente de las entradas. Esta caracter´ıstica se ilustra en forma simplificada en la figura 3.9, donde las resistencias representan la impedancia de salida y la impedancia de entrada de las compuertas. Mientras m´as cargas se conecten a la salida de una compuerta TTL, la corriente aumenta con cada carga a˜nadida. Al aumentar la corriente, aumenta la ca´ıda de tensi´on en la resistencia - + - + disminuya. Si se conecta un exceso de cargas, interna haciendo que la tensi´on de salida - + $% &' ( disminuir´a por debajo de su valor m´ınimo, , reduci´endose en forma dr´astica el margen de ruido de nivel alto, comprometiendo el correcto funcionamiento del circuito. Adicionalmente, al aumentar la corriente crece la disipaci´on de potencia de la puerta de salida. Como vimos, el fan-out es el m´aximo n´umero de entradas que pueden ser conectadas a una salida sin afectar su funcionamiento. Para la familia TTL Schottky de bajo consumo (LS TTL), el
3.2. COMPUERTAS TTL
23
Figura 3.8: Compuerta de salida con tres cargas de entrada.
Figura 3.9: Direcci´on de la corriente de carga seg´un el estado de la salida.
fan-out es de 20. Esto significa que la salida de una compuerta de esta familia puede tolerar hasta 20 entradas de la misma familia. Cuando la salida es de nivel L, vimos que act´ua drenando la corriente que obtiene de la entrada de carga. Al aumentar el n´umero de cargas conectadas a la salida, aumenta la corriente drenada, - # haciendo que la tensi´on de salida aumente. Si se supera el n´umero m´aximo de cargas o fan - + - # $% ) * ( se har´a mayor que , reduciendo fuertemente el margen de ruido out especificado, de nivel bajo. En los circuitos TTL la corriente drenada es mayor que la corriente suministrada, por lo tanto es la que determina el fan-out.
3.2
Compuertas TTL
3.2.1
Descripci´on general
Los circuitos integrados TTL, (Transistor-Transistor Logic) han sido ampliamente desa- rrollados y actualmente existen varias sub-familias. Por lo general todas utilizan la etapa de salida totem pole, como se muestra en forma simplificada en la figura 3.12. El circuito que precede a esta etapa y que controla sus entradas, es diferente en cada subfamilia. Para entender el funcionamiento de los circuitos TTL y en forma particular la salida totem pole, es necesario comprender primero el funcionamiento en conmutaci´on del transistor bipolar.
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
24 Transistor de uni´on bipolar
El transistor de uni´on bipolar (Bipolar Junction Transistor, 4 5 6 ) es el elemento de conmutaci´on utilizado en todos los circuitos TTL. La figura 3.10 muestra el s´ımbolo de un BJT 7 7 , con sus tres terminales: base, emisor y colector. La base forma dos junturas, por un lado con el emisor, y por el otro con el colector.
Figura 3.10: S´ımbolo del transistor BJT. En forma simplificada la operaci´on de conmutaci´on es la siguiente: cuando la base est´a unos 0,7 volts m´as positiva que el emisor y proporcionando la corriente suficiente, el transistor conduce entre el colector y el emisor entrando en saturaci´on. Idealmente, un transistor saturado act´ua como un interruptor cerrado entre el colector y el emisor, como se muestra en la figura 3.11(a). Cuando la base est´a a un voltaje menor que 0,7 volts por arriba del voltaje de emisor, el transistor no conduce, actuando como un interruptor abierto, como se muestra en la figura 3.11(b).
Figura 3.11: Esquema de conmutaci´on ideal del transistor bipolar de juntura. Volviendo a la configuraci´on totem pole simplificada de la figura 3.12, se aprecia que tiene una salida cuya topolog´ıa es de baja impedancia tanto hacia la alimentaci´on, , como hacia tierra. La configuraci´on consiste de dos transistores: uno para llevar la salida hacia H ( ) y el otro para llevarla hacia L (tierra). La resistencia es peque˜na, lo que permite entregar suficiente corriente para cargar y descargar en forma r´apida capacidades par´asitas en la linea de salida. Para producir una salida de nivel H, el transistor 8 debe conducir mientras que el 89 debe estar abierto. Contrariamente, una salida de nivel L requiere que el transistor 8 est´e abierto y el 89 conduciendo.
3.2. COMPUERTAS TTL
25
La configuraci´on Totem Pole tiene dos inconvenientes: 1. Consumo impulsivo de corriente. Cuando uno de los transistores Totem Pole se enciende lo hace antes que el otro se corte totalmente. Existe entonces una fracci´on de tiempo, unos pocos nanosegundos, en que ambos est´an encendidos. En esta fracci´on de tiempo la fuente de alimentaci´on pr´acticamente se cortocircuita, excepto por la peque˜na resistencia intercalada en serie. Esto tiende a generar una repentina disminuci´on en la entrega de corriente hacia las otras compuertas del circuito, lo que puede alterar su funcionamiento. El problema se soluciona utilizando una buena fuente de poder y un buen dise˜no del sistema de distribuci´on de energ´ıa. 2. Incapacidad de conectar salidas a un mismo nodo. Debido a que siempre en un circuito Totem Pole uno de los transistor est´a conduciendo, no es posible conectar dos salidas a un mismo nodo. Si una salida es de nivel H, y la otra es de nivel L, se producir´a un cortocircuito de la fuente de alimentaci´on a trav´es de los dos transistores en conducci´on. El voltaje de salida ser´a impredecible y la temperatura de ambos transistores aumentar´a r´apidamente, hasta que uno o ambos se quemen.
Figura 3.12: Estructura simplificada de la configuraci´on de salida totem pole.
3.2.2
Funcionamiento de algunas compuertas t´ıpicas
A continuaci´on se presenta y describe el funcionamiento de las compuertas m´as t´ıpicas de la familia TTL est´andar, designadas por el c´odigo 54XX/74XX. El an´alisis de funcionamiento que se hace es simplificado, por lo que se sugiere realizar simulaciones utilizando SPICE (o cualquiera de sus derivados modernos). Las simulaciones de compuertas sometidas a diferentes cargas, diferentes voltajes para las se˜nales de entrada y diferentes condiciones de temperatura de operaci´on, permiten comprender en profundidad su funcionamiento.
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
26 Inversor TTL
La figura 3.13 muestra un circuito inversor (negador) TTL est´andar. El transistor : ; , llamado transistor de acoplamiento de entrada, y el diodo < , llamado diodo clamp, que fija el nivel de entrada, forman la configuraci´on de entrada. : = es el divisor de fase y como ya vimos, : y : > forman la configuraci´on de salida Totem-Pole. " + $% &' ( Cuando la entrada es mayor que , la juntura base-emisor de : ; se polariza en forma inversa y la juntura base-colector en forma directa. Esta condici´on genera una circulaci´on de corriente a trav´es de ; y de la juntura base-colector de : ; , haciendo que : = se sature. La conducci´on de : = habilita la conducci´on de : , llevando su colector (salida de la compuerta), a un nivel cercano al potencial de tierra. Adem´as, la saturaci´on de : = hace que el nivel de tensi´on de su colector sea suficientemente bajo como para mantener a : > cortado, es decir, sin conducir. De esta forma, ilustrada en la figura 3.14, un nivel H de entrada genera un nivel L de salida.
Figura 3.13: Diagrama esquem´atico de un inversor TTL est´andar. " # $% ) * (
Cuando la entrada es menor que , la juntura base-emisor de : ; se polariza en forma directa y la juntura base-colector en forma inversa. Esta condici´on genera una corriente a trav´es de ; y de la juntura base-emisor de : ; , la cual circula hacia la tierra proporcionada por el circuito que alimenta a la entrada. Al no haber corriente por la base de : = , e´ ste no conduce (est´a cortado), por lo que su potencial de colector es alto, habilitando la conducci´on de : > . Al estar saturado, : > genera un camino de baja impedancia desde la fuente, , hacia la salida. De esta forma, como se ilustra en la figura 3.15, un nivel L en la entrada produce un nivel H en la salida. El diodo < ; evita que el transistor : ; se da˜ne producto de posibles pulsos negativos en la entrada. Por su parte el diodo < = asegura que : > quede totalmente bloqueado cuando : = conduce, es decir cuando existe una entrada de nivel alto. En estas condiciones, el voltaje de colector de : = es igual al voltaje base-emisor de : m´as el voltaje colector-emisor de : = . < = aporta una ca´ıda de aproximadamente 0.7 volts en serie con la juntura base-emisor de : > , lo que asegura su bloqueo
3.2. COMPUERTAS TTL cuando :
=
27
conduce.
Figura 3.14: Funcionamiento de un inversor TTL con entrada H.
Figura 3.15: Funcionamiento de un inversor TTL con entrada L.
Compuerta NAND TTL La figura 3.16 muestra el diagrama esquem´atico de una compuerta NAND TTL est´andar de dos entradas. El circuito es pr´acticamente igual al del inversor, excepto por el transistor : ; , que en este caso posee un emisor adicional para la segunda entrada. En general en la tecnolog´ıa TTL se utilizan transistores bipolares de uni´on con emisores m´ultiples para acomodar las entradas. En forma simplificada, un transistor de emisores m´ultiples puede representarse por el esquema de diodos que muestra la figura 3.17.
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
28
Figura 3.16: Diagrama esquem´atico de una compuerta NAND TTL est´andar. La forma m´as simple de entender el funcionamiento del circuito de la figura 3.16, es reemplazando el transistor : ; por la combinaci´on de diodos de la figura 3.17. Un nivel L en la entrada
, o en la entrada polariza en forma directa al diodo correspondiente ( < ; o < = en la figura 3.17) y en forma inversa la juntura base-colector de : ; (< en la figura 3.17). De esta forma, : = no conduce dando lugar a una salida de nivel H, en la misma forma descrita para el inversor. Obviamente, si ambas entradas son de nivel bajo el efecto ser´a el mismo. Si ambas entradas son de nivel alto, < ; y < = en la figura 3.17 quedan polarizados en forma inversa y < en forma directa. As´ı, : = conduce dando lugar a un nivel de salida L, en la misma forma que el inversor TTL.
Figura 3.17: Circuito equivalente de diodos para un transistor BJT de dos emisores.
Compuerta NOR TTL La figura 3.18 muestra el circuito esquem´atico de una compuerta NOR TTL est´andar de dos entradas. Comparado con el circuito de la compuerta NAND, se observa un mayor n´umero de transistores. : ; y : = son los transistores de entrada, : y : > , que est´an en paralelo, act´uan como divisores de fase y : ? y : @ forman la t´ıpica salida totem-pole.
3.2. COMPUERTAS TTL
29
Si ambas entradas est´an en nivel L, las junturas base-emisor de los transistores de entrada se polarizan en forma directa, manteniendo sin conducir a los transistores : y : > . De esta forma, : ? se satura y : @ se corta, produciendo un nivel H en la salida.
Figura 3.18: Diagrama esquem´atico de una compuerta NOR TTL est´andar. Cuando la entrada A est´a en nivel L y la entrada 4 en nivel H, : se corta y : > se satura. De esta forma : > pone en conducci´on a : @ y a la vez corta a : ? , generando una salida de nivel L. Cuando la entrada A est´a en nivel H y la entrad 4 a nivel L, : se satura y : > se corta. Entonces : pone en conducci´on a : @ y corta a : ? , generando nuevamente una salida de nivel L. Si ambas entradas est´an en nivel H, tanto : como : > se saturan, provocando la saturaci´on de : @ y el corte de : ? . Como hemos visto, esto genera una salida de nivel L.
Compuerta AND y compuerta OR TTL La figura 3.19 muestra las compuertas AND y OR TTL est´andar de dos entradas cada una. Comparando estos circuitos con los de las compuertas NAND y NOR respectivamente, es posible observar que ambas poseen un circuito adicional, que se muestra en el recuadro de l´ınea punteada. En ambos casos el circuito adicional corresponde a un inversor, de tal forma que la compuerta NAND se convierte en AND y la compuerta NOR se convierte en OR. Es evidente que las compuertas AND y OR son un poco m´as lentas que las NAND y NOR dado el mayor n´umero de componentes que hay en el camino de la se˜nal (un inversor extra).
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
30
Figura 3.19: Diagramas esquem´aticos de una compuerta AND y de una compuerta OR TTL est´andar.
3.2.3
Compuertas de colector abierto
Hasta ahora s´olo hemos visto compuertas TTL cuya configuraci´on de salida corresponde al esquema totem-pole. Algunos integrados TTL disponen de otro tipo de salida llamada open-collector (colector abierto). La figura 3.20 muestra un inversor TTL est´andar con salida de colector abierto. Como se aprecia, el colector del transistor : no est´a conectado a ning´un nodo, lo que da origen al nombre colector abierto. Para obtener los niveles l´ogicos H y L a la salida del circuito, es . . necesario conectar una resistencia externa, llamada pull-up, entre y el colector del transistor de salida. De esta forma, cuando : no conduce, por la resistencia s´olo circulara una peque˜na corriente debida a la eventual carga conectada al colector de : , haciendo que en e´ ste exista una . . tensi´on cercana a o nivel H. Cuando : se satura, la caida de tensi´on en la resistencia es m´axima, y la tensi´on de colector de : se aproxima al valor de tierra o nivel L.
3.2. COMPUERTAS TTL
31
Figura 3.20: Diagramas esquem´aticos de una compuerta NOT TTL con salida de colector abierto.
3.2.4
Compuertas triestado
Una compuerta triestado (tri-state) es esencialmente una compuerta con salida totem-pole en la que es posible habilitar o deshabilitar la salida a trav´es de una l´ınea de control. Cuando la compuerta est´a habilitada, su salida entrega niveles B y C igual que una compuerta TTL con salida totem-pole. Cuando est´a deshabilitada, la salida permanece desconectada del resto del circuito; en realidad est´a en un estado de alta impedancia, que para efectos pr´acticos se puede considerar como un interruptor abierto. La figura 3.21 muestra como funciona una compuerta negadora con control de tercer estado. El s´ımbolo D indica que la salida tiene capacidad triestado.
Figura 3.21: Funcionamiento del control triestado. La figura 3.22 muestra el circuito esquem´atico simplificado de un inversor TTL con salida triestado. Note que corresponde a una compuerta NAND de dos entradas, en que una de las entradas de : ; se ha destinado al control del tercer estado. Cuando la entrada de habilitaci´on est´a en nivel B , el transistor : = no conduce haciendo que la salida totem-pole se comporte en forma normal, es decir, igual que en un circuito est´andar. Sin embargo, si la entrada de habilitaci´on est´a en nivel C , : = conduce, llevando a tierra al segundo emisor del transistor de entrada : ; . De esta forma, : y : ? no conducen y el diodo < ; se polariza en forma directa, impidiendo que : > conduzca. Cuando los dos transistores del circuito totempole no conducen, e´ ste se comporta como un circuito abierto (alta impedancia hacia la fuente y hacia la tierra), haciendo que la salida est´e por completo desconectada del resto del circuito. Esta
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
32
Figura 3.22: Diagramas esquem´aticos de una compuerta NOT TTL con salida de triestado. situaci´on se ilustra esquem´aticamente en la figura 3.23.
Figura 3.23: Diagrama esquem´atico de una salida totem-pole con triestado habilitado.
3.2.5
Compuertas Schmitt Trigger
La compuerta Schmitt Trigger es una compuerta normal con una peque˜na realimentaci´on interna. La cantidad de realimentaci´on se escoge de tal forma que el circuito no sea completamente un flipflop pero tenga alguna caracteristica de flip-flop superpuesta al comportamiento de una compuerta normal. El comportamiento del dispositivo resultante se grafica en la figura 3.24(a). Si el voltaje de entrada Vin aumenta desde 0 hasta E , la salida bajar´a abruptamente al nivel L (tramo BC), y se
3.2. COMPUERTAS TTL
33
mantendr´a en ese nivel aunque el voltaje de entrada se mueva entre los puntos E y D. A medida que Vin decrece, la salida se mantendr´a en nivel L hasta que Vin = F , donde Vout se dispara abruptamente al nivel H (punto F en la figura). La acci´on descrita se conoce como hist´eresis y se mide por la diferencia entre los voltajes F e E . Para una compuerta Schmitt Trigger TTL, los valores normales de F y de E son de 0.8 y 1.6 volts respectivamente. El s´ımbolo circuital de una compuerta Schmitt Trigger, corresponde al de una compuerta est´andar con una curva de hist´eresis dibujada en su interior, como se muestra en la figura 3.24(b).
Figura 3.24: Comportamiento del voltaje y s´ımbolo de una compuerta Schmitt Trigger. Las compuertas Schmitt Trigger son muy u´ tiles para combatir el ruido en las entradas a un circuito o sistema digital. Considere por ejemplo la forma de onda ruidosa de la figura 3.25, con los valores de F y de E superpuestos. La entrada debe aumentar hasta E antes de que la compuerta cambie a nivel L. La hist´eresis de la compuerta rechaza todo el ruido en la parte baja de la se˜nal, permitiendo un salto limpio en el punto S. Una vez en el estado L, la compuerta ignora todas las variaciones que est´en por encima de F , limpiando de esta forma la onda ruidosa.
3.2.6
Series TTL m´as avanzadas
Hasta ahora s´olo hemos analizado circuitos TTL est´andar. A continuaci´on veremos, en forma muy superficial, otras series de la familia TTL, en las que se ha perseguido bajar el consumo de corriente de las compuertas, o aumentar la velocidad de conmutaci´on, o ambas caracter´ısticas a la vez. Es importante recordar que las salidas TTL absorben corriente de la carga cuando est´an en nivel B y que entregan corriente (muy baja) a la carga cuando est´an en nivel C . Serie TTL de bajo consumo (54LXX/74LXX) Como su designaci´on lo indica, esta serie tiene como caracter´ıstica principal un bajo consumo de potencia. La figura 3.26 muestra una compuerta NAND t´ıpica de esta familia. Compar´andola con la compuerta NAND de la figura 3.16, se ve que la topolog´ıa del circuito es la misma, sin embargo el valor de las resistencias de la de bajo consumo es mayor. Mientras mayor es el valor de las
34
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
Figura 3.25: Uso de una compuerta Schmitt Trigger para eliminar el ruido en una se˜nal digital. resistencias del circuito, menor es la corriente consumida, y menor la potencia disipada. El precio que se paga por esta soluci´on es un mayor tiempo de retardo. T´ıpicamente una compuerta TTL est´andar disipa unos 10 mW, mientras que una de bajo consumo disipa alrededor de 1mW. Por otra parte, el retardo de propagaci´on de una compuerta est´andar es de unos 10 ns, mientras que el de una de bajo consumo es de 33 ns.
Figura 3.26: Diagrama esquem´atico de una compuerta NAND TTL de la serie de bajo consumo.
Serie Schottky TTL (54SXX/74SXX) Durante muchos a˜nos la serie Schottky TTL fue la de mayor velocidad entre las series TTL. La mayor velocidad se logra mediante la incorporaci´on de diodos de barrera Schottky. Estos evitan que los transistores del circuito entren en total saturaci´on al conducir. De esta forma es posible disminu´ır el tiempo que toman los transistores para entrar y salir de conducci´on. Por otra parte, las resistencias del circuito son incluso de menor valor que en los TTL est´andar. La figura 3.27
3.2. COMPUERTAS TTL
35
muestra el circuito esquem´atico correspondiente a una compuerta NAND de la serie Schottky TTL. El s´ımbolo, tanto de los diodos como de los transistores corresponde a los de barrera Schottky. El retardo de propagaci´on de una compuerta Schottky TTL es de unos 3ns y su disipaci´on de potencia de alrededor de 20 mW.
Figura 3.27: Diagrama esquem´atico de una compuerta NAND de la serie Schottky TTL.
Serie Schottky TTL de bajo consumo (54LSXX/74LSXX) La serie Schottky TTL de bajo consumo ha sido la m´as utilizada en los u´ ltimos a˜nos. Esta, representa un compromiso entre la velocidad de operaci´on y el bajo consumo de energ´ıa. Con un retardo de propagaci´on de alrededor de 10 ns, funciona a la misma velocidad que la serie TTL est´andar. Sin embargo, la disipaci´on t´ıpica de una compuerta de esta serie es de unos 2mW, es decir, una quinta parte de la de una compuerta de la serie est´andar. la figura 3.28 muestra el circuito esquem´atico de una compuerta NAND de esta serie. Serie Schottky Avanzada y Schottky de bajo consumo avanzada (54ASXX/74ASXX y 54ALSXX/74ALSXX) Estas nuevas series son versiones tecnol´ogicamente m´as avanzadas de las series Schottky y Schottky de bajo consumo. En las compuertas de la serie AS, la disipaci´on de potencia t´ıpica es de unos 8,5 mW y en las de la serie ALS es de alrededor de 1 mW. Los tiempos de retardo de propagaci´on t´ıpicos para la serie AS son de 1,5 ns y para la serie ALS de unos 4 ns.
36
´ CAPITULO 3. CIRCUITOS INTEGRADOS TTL
Figura 3.28: Diagrama esquem´atico de una compuerta NAND TTL de la serie Schottky de bajo consumo.
Cap´ıtulo 4
Circuitos Integrados CMOS La sigla CMOS corresponde al t´ermino dado en ingl´es a los circuitos que utilizan transistores MOS en forma complementaria (Complementary Metal Oxide Semiconductor), es decir, ocupan un transistor de canal N juanto a un transistor de canal P. El t´ermino MOS es una versi´on reducida del t´ermino completo, MOSFET, que significa Metal Oxide Semiconductor Field Effect Transistor.
4.1
˜ Caracter´ısticas de operaci´on y desempeno
En esta secci´on se describen las caracter´ısticas generales de operaci´on de los circuitos integrados digitales CMOS. Con especial e´ nfasis se tratan los circuitos HCMOS (High speed CMOS), de la serie 74HCXX, por ser los m´as utilizados actualmente. Su velocidad es comparable con los integrados de la serie Schottky TTL de bajo consumo, (74LSXX). Otra serie CMOS muy utilizada hasta hace poco tiempo, es la CMOS 4000, sin embargo, hoy ha sido pr´acticamente desplazada por la 74HCXX. A continuaci´on, desde una perspectiva comparativa con los TTL, se destacan las caracter´ısticas m´as relevantes de los integrados digitales CMOS.
4.1.1
Voltaje de alimentaci´on
Los circuitos bipolares TTL requieren una alimentaci´on de volts, tolerando s´olo una peque˜na . Los circuitos CMOS en cambio, permiten un rango de alimentaci´on mayor, desviaci´on de de +2 a +6 volts para las series HC y AC, y de +3 a +15 volts para las series 4000 y 74CXX. Sin embargo, existen dos series CMOS, la HCT y la ACT, que han sido dise˜nadas para ser compatibles con los circuitos TTL y por lo tanto requieren una alimentaci´on de +5 volts.
4.1.2
Niveles de entrada
Cuando una entrada TTL est´a en estado B , entrega corriente al circuito que le est´a generando la se˜nal B (t´ıpicamente 0,25 mA para la serie LS). Esto debe ser considerado cuando se alimentan compuertas TTL con otro tipo de circuitos. Contrariamente, en un circuito CMOS no existe corriente de entrada. El umbral de entrada necesario en una compuerta TTL para provocar un cambio en la salida G volts). Sin embargo, en la mayor es de alrededor de dos ca´ıdas de voltaje de un diodo ( 37
´ CAPITULO 4. CIRCUITOS INTEGRADOS CMOS
38
parte de las familias CMOS, este umbral es de alrededor de media fuente de alimentaci´on, con una dispersi´on considerable, t´ıpicamente de entre 1/3 y 2/3 de la fuente de poder. Las familias HCT y ACT, compatibles con los TTL, han sido dise˜nadas para tener un umbral de entrada bajo, similar a los TTL. Como vimos, esto se debe a que en los circuitos TTL la salida C no llega a +5 volts. Las entradas CMOS son susceptibles a da˜no permanente producto de la electricidad est´atica durante su manipulaci´on. Las entradas no utilizadas deben ser conectadas a C o a B seg´un corresponda.
4.1.3
Velocidad y potencia
Los circuitos TTL consumen considerable corriente en estado de reposo (quiescent current). Como vimos, mientras m´as r´apida es la serie TTL, menores son las resistencias internas y por lo tanto mayor es la corriente consumida en estado de reposo. La disipaci´on de potencia en reposo de todas las series CMOS es cero. Sin embargo, su consumo de potencia aumenta linealmente con la frecuencia de operaci´on. Los circuitos CMOS pueden operar a frecuencias comparables a la de los circuitos TTL. Cuando ambas familias, TTL y CMOS, funcionan a m´axima velocidad, consumen aproximadamente la misma potencia (ver figura 3.6). El bajo consumo de los CMOS en condiciones de baja frecuencia los hace atractivos en sistemas port´atiles, como tel´efonos celulares, calculadoras, Palms, etc., donde la menor disipaci´on de potencia posible, es probablemente la condici´on de dise˜no m´as relevante.
4.1.4
Inmunidad al ruido
Otra de las caracter´ısticas sobresalientes de los integrados digitales CMOS es en la inmunidad al , + , # ruido. El valor de en los CMOS es de 1,4 volts y el de es de 0.9 volts. Recordemos que en los TTL de la serie LS estos valores son de 0,7 volts y de 0,4 volts respectivamente.
4.1.5
fan-out y carga
Contrariamente a los circuitos TTL, los circuitos CMOS representan en forma predominante una carga capacitiva. Esto se debe a que las entradas corresponden a compuertas de transistores MOS, que son puramente capacitivas. Para los CMOS, las limitaciones de velocidad est´an determinadas por los tiempos requeridos para cargar y descargar las capacidades inherentes a estos transistores. Cuando la compuerta de salida est´a en nivel H, la capacidad de la compuerta de entrada se carga a trav´es de la resistencia interna de la compuerta de salida. Cuando la compuerta de salida baja a nivel L, la capacidad de entrada se descarga, como se muestra en la figura 4.1. Al agregar m´as cargas CMOS a la salida de una compuerta, la capacidad total aumenta por estar e´ stas en paralelo. Consecuentemente, se incrementan los tiempos de carga y descarga, reduciendo de esta forma la frecuencia m´axima a la que puede operar el circuito. Por este motivo, el fan-out de un circuito CMOS est´a limitado for la frecuencia m´axima de operaci´on. Mientras menor sea el n´umero de entradas conectadas a una salida, mayor ser´a la frecuencia a la que podr´a operar el circuito. Las excelentes caracter´ısticas de operaci´on que presentan los integrados digitales CMOS en cuanto a la corriente de reposo practicamente nula, a la variaci´on de la salida entre 0
4.2. COMPUERTAS CMOS
39
Figura 4.1: Diagrama esquem´atico de la operaci´on de carga y descarga de una entrada CMOS. volts y el voltaje de la fuente de alimentaci´on, a la buena inmunidad al ruido, etc., los hacen ˜ hoy la mejor opci´on para los nuevos disenos. En aplicaciones donde se requiere alta densidad (memorias, microprocesadores), los fabricantes prefieren los circuitos NMOS (s´olo con transistores de canal N), a pesar de su disipaci´on de potencia relativamente alta.
4.2
Compuertas CMOS
Para entender el funcionamiento de los circuitos integrados CMOS, es necesario estudiar primero el funcionamiento de los transistores de efecto de campo MOS. Aunque estos dispositivos difieren considerablemente de los transistores bipolares de juntura (BJT), tanto en su construcci´on como en su funcionamiento, operando en conmutaci´on el comportamiento de ambos es similar. Considerando el caso ideal, los dos funcionan como interruptores abiertos o cerrados, dependiendo del valor de sus entradas.
4.2.1
Estructura y funcionamiento del transistor MOS
El transistor MOS es un dispositivo de tres terminales en el cual el flujo de corriente entre dos de ellos, drenaje y fuente (drain y source), es controlado fundamentalmente por el voltaje aplicado en el tercer terminal, llamado compuerta (gate). La estructura f´ısica de un transistor MOS se muestra en la figura 4.2. El substrato puede ser de silicio tipo P o de tipo N. El drenaje y la fuente (D y S) son zonas muy dopadas con impurezas de tipo contrario a la del substrato. La compuerta (G) est´a formada por una capa de polisilicio muy dopada (de tipo N). Entre esta capa y el substrato existe una capa de o´ xido de silicio H I J = , material de excelentes propiedades aislantes. Si el substrato es de tipo P, o de tipo N, hablaremos respectivamente de transistores MOS de canal N, o de canal P, respectivamente. De la figura 4.2 se observa que el transistor MOS es sim´etrico. El drenaje y la fuente son f´ısicamente indistinguibles. En realidad cada uno de los terminales S/D y D/S actuar´a como drenaje o como fuente en funci´on de las tensiones que se apliquen al transistor. Veamos cualitativamente el funcionamiento de un transistor NMOS (MOS de canal N). como se muestra en la figura 4.3, el substrato es de tipo P y tanto el drenador como la fuente son de tipo
´ CAPITULO 4. CIRCUITOS INTEGRADOS CMOS
40
Figura 4.2: Estructura f´ısica de un transistor MOS. K
N. Tomaremos como referencia de tensi´on el terminal de la izquierda ( ), de manera que las L K L 0 K 0 tensiones (positivas) que aplicaremos a los otros dos terminales ser´an y . Esta terminolog´ıa indica que el drenaje de un transistor NMOS es el terminal sim´etrico al que se aplica la tensi´on m´as alta. Como en primera aproximaci´on al funcionamiento del transistor una tensi´on de substrato diferente a la de fuente tiene muy poca influencia, no consideraremos este K M caso. Por lo tanto supondremos .
Figura 4.3: Secci´on verical y s´ımbolo circuital de un transistor NMOS. De la figura 4.3 se puede concluir que en condiciones est´aticas la corriente que fluye por la compuerta es siempre nula, ya que est´a conectada a un material aislante. Por lo tanto en estas 0 condiciones a lo mas podr´a fluir una corriente no nula, , entre los dos terminales sim´etricos S y D. L K
0 K
Si el voltaje de la compuerta, , es cero o negativo, no importa cu´al sea el valor de , la 0 corriente ser´a cero. Esto se debe a la presencia de dos junturas PN polarizadas inversamente L K entre el drenaje y la fuente. Si en cambio aplicamos una tensi´on positiva, an´alogamente a un condensador, se acumular´an cargas negativas (electrones) en la zona del substrato bajo la com L K es suficientemente grande, estas cargas negativas formar´an un canal conductor que puerta. Si
4.2. COMPUERTAS CMOS
41 0 K
permitir´a la circulaci´on de corriente entre el drenaje y la fuente. Si en forma simult´anea es positivo, los electrones fluir´an desde la fuente hacia el drenaje. Como la corriente el´ectrica se 0 define como un desplazamiento de cargas positivas, diremos que la corriente fluir´a desde el L K drenaje a la fuente. Intuitivamente se tender´a a pensar que mientras m´as alto es , m´as alta ser´a 0 0 K tambi´en la corriente , y de la misma forma, mientras m´as alto es m´as alta ser´a tambi´en 0 0 K 0 K . Todo esto es cierto s´olo para peque˜nos valores de , ya que al aumetar m´as all´a de un 0 deja de aumentar, es decir, se satura. Esta situaci´on se conoce como cierto valor, la corriente estrangulamiento del canal (pinch-off ).
4.2.2
Funcionamiento en conmutaci´on del transistor MOS
La figura 4.4 muestra el s´ımbolo esquem´atico para los transistores MOS de canal 7 y de canal . Como vimos, sus terminales se identifican como compuerta, drenaje y fuente. Generalmente, en integrados digitales el cuarto terminal, substrato (bulk), se conecta al terminal fuente de cada uno de los transistores del integrado durante el proceso de fabricaci´on. As´ı, el s´ımbolo se dibuja en forma simplificada como se muestra en la figura 4.4
Figura 4.4: S´ımbolo circuital de los transistor MOS de canal 7 y de canal . Fijemos nuestra atenci´on en el funcionamiento de un transistor NMOS en conmutaci´on. Si la tensi´on de compuerta es m´as positiva que la de la fuente, vimos que se forma un canal entre drenaje y fuente permitiendo la conducci´on. Podemos decir entonces, que en estas condiciones - , el transistor est´a conduciendo o est´a ON y la resistencia del canal, , es peque˜na. Cuando la tensi´on compuerta-fuente es cero, el canal deja de existir y el dispositivo no conduce entre drenaje y fuente. En estas condiciones decimos que el MOSFET est´a OFF y la resistencia entre drenaje y - N N fuente, , es muy grande.
Los MOSFET de canal funcionan en forma similar, pero con todas las polaridades de las tensiones inversas a las del MOSFET de canal 7 . Ambas situaciones, conducci´on y corte se ilustran en la figura 4.5 tanto para transistores de canal 7 como de canal . En forma ideal las resistencias - , - N N y pueden despreciarse y entonces s´olo consideramos el dispositivo como un interruptor cerrado o abierto.
´ CAPITULO 4. CIRCUITOS INTEGRADOS CMOS
42
Figura 4.5: Funcionamiento en conmutaci´on de los transistores MOSFET.
4.2.3
Funcionamiento de algunas compuertas t´ıpicas
A continuaci´on se presenta y se analiza en forma simplificada el funcionamiento de las compuertas CMOS m´as t´ıpicas. El an´alisis s´olo intenta formar una visi´on general de la operaci´on de las distintas compuertas CMOS. Se recomienda en forma especial que los alumnos realicen simulaciones utilizando SPICE, alterando las tensiones de entrada, las cargas y la temperatura de funcionamiento, con el objeto de tener una visi´on m´as completa y cercana a la realidad.
Inversor CMOS El circuito de la figura 4.6 muestra la estructura de un inversor CMOS. Se aprecia claramente la existencia de un par complementario de transistores, uno de canal 7 y otro de canal y la gran simplicidad en comparaci´on con los circuitos TTL. Cuando se aplica un nivel alto (H) a la entrada, el transistor PMOS (: ; ) no conduce y el NMOS (: = ) si conduce, entrando en saturaci´on. Esta - , condici´on forma un camino de baja impedancia ( ) entre tierra y la salida de la compuerta, haciendo que la tensi´on en ella sea muy cercana a 0 volts, es decir un nivel L. Cuando se aplica un nivel L a la entrada, : ; se satura y : = no conduce. Esta condici´on forma un camino de baja - , 0 0 impedancia ( ) entre la fuente y la salida, haciendo que esta tenga un valor cercano a , es decir un nivel H.
4.2. COMPUERTAS CMOS
43
Figura 4.6: Circuito esquem´atico de un inversor CMOS. Compuerta NAND CMOS La figura 4.7 muestra el circuito esquem´atico de una compuerta NAND CMOS de dos entradas. Observe la disposici´on de los pares complementarios y note que los transistores NMOS conectados en serie forman el camino de baja impedancia hacia tierra cuando ambos conducen, y que los 0 0 dos transistores PMOS en paralelo forman el camino de baja impedancia hacia cuando uno de ellos o ambos conducen.
Figura 4.7: Circuito esquem´atico de una compuerta NAND CMOS de dos entradas. En detalle el funcionamiento de una compuerta NAND CMOS es el siguiente: Cuando ambas entradas est´an en nivel L, : ; y : = se saturan y : y : > no conducen. De - , esta forma se genera un camino de baja impedancia (dos en paralelo) desde la fuente 0 0 hacia la salida. de alimentaci´on
´ CAPITULO 4. CIRCUITOS INTEGRADOS CMOS
44
Tabla 4.1: Tabla de conmutaci´on de los transistores en la compuerta NAND COMOS. A
4
1
L L H H
L H L H
:
;
2
S S C C
:
=
S C S C
:
3
C C S S
:
>
C S C S
Salida H4 H H L
Cuando la entrada A esta en nivel L y la entrada B en nivel H, : ; y : > conducen satur´andose, mientras que : = y : se mantienen cortados, es decir sin conducir. Como : y : > est´an en serie y s´olo : > conduce, no hay un camino conductor hacia tierra. Sin embargo, existe 0 0 un camino de baja impedancia hacia a trav´es de : ; , por lo tanto la salida est´a en nivel H. Cuando la entrada A est´a en nivel H y la entrada B est´a en nivel L, la situaci´on es justo contraria a la anterior, es decir, : ; y : > no conducen, mientras que : = y : se saturan. En esta situaci´on nuevamente el camino hacia tierra esta cortado, ahora debido a : > , y el camino 0 0 hacia es de baja impedancia, debido ahora a : = . Entonces, la salida nuevamente es de nivel H. Por u´ ltimo, cuando ambas entradas est´an en nivel H, : ; y : = no conducen mientras que : y : > se saturan. En esta condici´on, se forma un camino de baja impedancia entre tierra y la salida, a trav´es de : y : > , haciendo que la salida est´e en nivel L. En la tabla 4.1 se muestra un resumen del estado de los transistores y de la salida para las distintas condiciones de entrada en una compuerta NAND CMOS.
4.2.4
Compuerta NOR CMOS
La figura 4.8 muestra una compuerta NOR CMOS de dos entradas. Observando la disposici´on de los pares complementarios, se aprecia que es justo la configuraci´on inversa a la de la compuerta NAND. Ahora los transistores PMOS est´an en serie y los NMOS en paralelo. En detalle el funcionamiento de una compuerta NOR CMOS es como sigue: Cuando ambas entradas est´an a nivel L, : ; y : = se saturan, mientras : y : > no conducen. 0 0 Esta condici´on genera un camino de baja impedancia entre y la salida, haciendo que esta est´e a nivel H. 1
L = nivel bajo S = saturado (on) 3 C = cortado (off) 4 H = nivel alto 2
4.2. COMPUERTAS CMOS
45
Figura 4.8: Circuito esquem´atico de una compuerta NOR CMOS de dos entradas.
Tabla 4.2: Tabla de conmutaci´on de los transistores en la compuerta NOR COMOS. A
4
L L H H
L H L H
:
;
S S C C
:
=
S C S C
:
C C S S
:
>
C S C S
Salida H L L L
Cuando la entrada A est´a a nivel L y la entrada B a nivel H, : ; y : > se saturan, mientras que : = y : no conducen. De esta forma, s´olo hay un camino de baja impedancia hacia tierra, provocado por la conducci´on de : > , haciendo que la salida est´e en nivel L. Cuando la entrada A est´a a nivel H y la entrada B a nivel L, : ; y : > no conducen, mientras que : = y : se saturan. En esta condici´on se forma un camino de baja impedancia hacia tierra, debido a la conducci´on de : , haciendo que la salida est´e en nivel L. Cuando ambas entradas est´an a nivel H, : ; y : = no conducen, mientras que : y : > se saturan. En esta condici´on hay un camino de baja impedancia hacia tierra provocado por - , dos en paralelo, debidos a la conducci´on de : y : > . De esta forma, la salida est´a en nivel L.
La tabla 4.2 muestra un resumen del estado de los transistores y de la salida para las distintas condiciones de entrada de una compuerta NOR CMOS.
´ CAPITULO 4. CIRCUITOS INTEGRADOS CMOS
46
4.2.5
Compuertas CMOS de drenaje abierto
Las compuertas de drenaje abierto son la contraparte CMOS de las compuertas de colector abierto TTL. Una compuerta de drenaje abierto corresponde a un circuito digital cuya salida es un transistor NMOS (MOS de canal 7 ) como muestra la figura 4.9(a), con el terminal de drenaje desconectado. De la misma forma que las compuertas TTL de colector abierto, es necesario conectar una resistencia pull-up, como se muestra en la figura 4.9(b) para poder producir un salida de nivel H.
Figura 4.9: Compuertas de drenaje abierto.
4.2.6
Compuertas CMOS triestado
Las compuertas CMOS triestado incluyen el circuito 4.10 en la configuraci´on de salida para desconectar esta cuando se desea una salida de alta impedancia, es decir, para desconectar la salida del resto del circuito externo. Como se aprecia en la figura 4.10, un nivel L en la entrada de C O P I Q I 2 O R I S 7 hace que tanto : ; como : = se saturen, conectando la salida con el terminal 1 y 2 respectivamente. Contrariamente, cuando la entrada de C O P I Q I 2 O R I S 7 est´a en nivel H, tanto : ; como : = no conducen (se cortan), desconectando la salida de los terminales 1 y 2.
Figura 4.10: Configuraci´on para salida triestado CMOS.
4.2. COMPUERTAS CMOS
47
Intercalando el circuito de la figura 4.10 en la salida de los circuitos CMOS revisados previamente, podemos obtener las versiones triestado para cada uno de ellos. La figura 4.11 muestra las versiones triestado para las compuertas NOT y NAND CMOS.
Figura 4.11: Compuertas NOT y NAND CMOS triestado.
48
´ CAPITULO 4. CIRCUITOS INTEGRADOS CMOS
Cap´ıtulo 5
Aspectos pr´acticos En este cap´ıtulo revisaremos las consideraciones pr´acticas m´as relevantes, necesarias para dise˜nar y constru´ır circuitos digitales confiables. Desde este punto de vista, este cap´ıtulo puede considerarse una continuaci´on, o m´as bi´en una extensi´on del cap´ıtulo 2. Sin embargo, con los conocimientos acumulados de los cap´ıtulos 3 y 4, podemos analizar ahora en forma m´as detallada y profunda los aspectos pr´acticos necesarios para constru´ır equipos digitales, m´as all´a de los prototipos que se desarrollan en este laboratorio. Inicialmente veremos los aspectos pr´acticos relacionados con los integrados TTL. A continuaci´on revisaremos las consideraci´ones pr´acticas para el uso de integrados CMOS y finalmente, completaremos el estudio, analizando las reglas a considerar, para combinar exitosamente integrados TTL y CMOS en un mismo circuito.
5.1
Consideraciones pr´acticas en el uso de circuitos TTL
En los cap´ıtulos anteriores se ha introducido los conceptos de fuente y drenaje o sumidero de corriente. Ahora que adem´as conocemos la configuraci´on totem-pole, veremos la forma en que operan las salidas de los circuitos TTL, como fuente y sumidero de corriente. La figura 5.1 muestra un inversor TTL est´andar, alimentando la entrada de otro inversor TTL est´andar. Cuando el estado de salida del inversor exitador es H, la compuerta act´ua como fuente de corriente para la carga. La entrada de la compuerta de carga equivale a un diodo polarizado en forma inversa. Como este diodo no es ideal, la corriente de entrada es de un m´aximo de 40 A, los cuales son suministrados por la salida totem-pole, en la forma que se muestra en la figura 5.1(a). Cuando la compuerta exitadora tiene su salida en nivel L, act´ua drenando corriente de la compuerta de carga, es decir, funciona como sumidero de corriente. Esta situaci´on se muestra en la figura 5.1(b). La corriente en este caso es de un m´aximo de 1.6 mA para los circuitos TTL est´andar. En las hojas de caracter´ısticas de los manuales de integrados TTL, esta corriente se indica con un valor negativo, debido a que sale por la entrada de la compuerta de carga.
5.1.1
Conexi´on prohibida entre salidas TTL topem-pole
Las salidas totem-pole no pueden conectarse juntas en un mismo nodo, ya que dicha conexi´on ˜ permanentes en los dispositivos. La produce corrientes excesivas que dar´ıan lugar a danos 49
´ ´ CAPITULO 5. ASPECTOS PRACTICOS
50
Figura 5.1: Corriente entregada y drenada por una salida TTL. figura 5.2 muestra un ejemplo cuando una de las salidas totem-pole es H (compuerta A) y la otra salida es L (compuerta B). Claramente la fuente de +5 volts queda cortocircuitada a trav´es de : ; de la compuerta A y : = de la compuerta B, salvo por la resistencia en el colector de : ; . Sin embargo, como esta resistencia es de un valor muy peque˜no (130 ) y la resistencia de los transistores bipolares en estado J es muy chica, la corriente que circula es mayor que el m´aximo que soportan los transistores antes de quemarse.
5.1.2
Salidas de colector abierto
Alimentaci´on de dispositivos externos Los circuitos TTL con salida totem-pole estan limitados en la cantidad de corriente que pueden - # $% ) * ( T U A para la l´ogica TTL est´andar). En diversas aplicaciones absorber en estado L (
´ 5.1. CONSIDERACIONES PRACTICAS EN EL USO DE CIRCUITOS TTL
51
Figura 5.2: Conexi´on prohibida entre salidas totem-pole. se requiere que una puerta TTL alimente dispositivos externos como LEDs, rel´es, etc., que en general requieren m´as corriente que la que una salida totem-pole puede entregar. Para esta tarea, usualmente se utilizan dispositivos con salida de colector abierto, debido a su mayor capacidad de manejo de corriente y voltaje de salida. En una compuerta TTL de colector abierto, el colector del transitor de salidda se conecta a un LED o a un rel´e como se muestra en la figura 5.3. En (a) se utiliza una resistencia de limitaci´on para mantener la corriente bajo el m´aximo que soporta el LED. Cuando la salida de la compuerta es un nivel bajo, el transistor de salida drena corriente desde la fuente, actuando como sumidero, y el LED se enciende. Cuando la salida est´a en nivel alto, es decir cuando el transistor de salida no conduce, la diferencia de tensi´on entre el terminal de colector y la fuente es cero, o muy peque˜na, haciendo que el LED est´e apagado. En general una compuerta de colector abierto t´ıpica puede absorber hasta unos 40 mA. En la figura 5.3(b) se muestra la conexi´on de un rel´e a la salida de colector abierto. En este caso no se requiere una resistencia limitadora ya que el rel´e posee una resistencia interna. Note que el voltaje de alimentaci´on en este caso es de +12 volts. Tipicamente, una compuerta de colecto abierto soporta en el colector (s´olo en el colector) hasta +30 volts, dependiendo de la familia en particular. IMPORTANTE: El diodo conectado en paralelo con el rel´e, en forma inversa, permite absorber los pulsos negativos de voltaje producidos por la bobina del rel´e cuando e´ ste se enciende o se apaga. Estos pulso pueden ser de varias decenas de volts, quemando instantaneamente el transistor de salida de la compuerta. Interconexi´on de salidas de colector abierto Como ya hemos visto las compuertas TTL de colector abierto permiten que sus salidas sean conectadas a un mismop nodo. Esta conexi´on se denomina configuraci´on AND-alambrada por el motivo que quedar´a claro en seguida. La figura 5.4 muestra la conexi´on de tres inversores de colector abierto a un mismo nodo. Como en todos los circuitos de AND-alambrado, se requiere una re V sistencia pull-up externa .
´ ´ CAPITULO 5. ASPECTOS PRACTICOS
52
Figura 5.3: Conexi´on de una carga a una compuerta TTL de colector abierto. Cuando uno o m´as de los inversores tiene su entrada en nivel alto (H), su transistor de salida est´a ON, actuando como un interruptor cerrado, conectado a tierra, como se aprecia en la figura 5.4(b) para el caso de un solo transistor conduciendo. Aunque s´olo un transistor est´a fromando la conexi´on a tierra, basta para que la linea de salida est´e en nivel L. La u´ nica forma de que la salida est´e en estado alto (H), es que los tres inversores tengan sus entradas en nivel L. De esta forma, los tres transistores de salida correspondientes estar´an en estado OFF, desconectados de tierra, haciendo que la salida est´e en nivel H por medio de la resistencia pull-up. Esta situaci´on se ilustra gr´aficamente en la figura 5.4(c). Claramente entonces, la salida conjunta F corresponde a la funci´on A W 4 W X , es decir la funci´on AND de las tres salidas de los negadores Manejo de informaci´on en buses Previo al advenimiento de la l´ogica triestado, la l´ogica alambrada era la tecnolog´ıa m´as utilizada para conectar dispositivos a un bus. Un bus es simplemente un camino com´un para transferir datos, donde distintos dispositivos pueden leer informaci´on presente o pueden contribu´ır con informacion. Los buses pueden implementarse de distintas formas. Cuando se trata de dispositivos fisicamente separados, como por ejemplo, dispositivos de entrada/salida en un sistema de computaci´on, el bus puede ser simplemente un conjunto de cables donde se conecta cada uno de los dispositivos. Un ejemplo de este tipo de bus se utiliza para conectar un microcomputador y sus perif´ericos (bus de entrada/salida) como se muestra en la figura 5.5.
´ 5.1. CONSIDERACIONES PRACTICAS EN EL USO DE CIRCUITOS TTL
53
Figura 5.4: Configuraci´on AND alambrada utilizando inversores de colector abierto. Cuando se requiere datos de un perif´erico (del dispositivo 1, por ejemplo), el computador env´ıa una direcci´on a todos los dispositivos conectados al bus. Cuando la direcci´on corresponde al dispositivo 1, e´ ste la decodifica de modo que la entrada de cada NAND de colector abierto queda en nivel H. Si la otra entrada de cualquiera de las NAND de colector abierto, correspondiente al perif´erico 1, tambi´en es H, entonces la salida se hace L, llevando a L la linea correspondiente del bus. Por lo tanto, un 1 l´ogico es representado en una linea de un bus open collector por un nivel L, mientras que un 0 l´ogico es representado por un nivel H. Esta es una caracter´ısticas particular de un sistema de bus manejado por compuertas de colector abierto. La informaci´on entregada al bus debe ser invertida para traducir las se˜nales l´ogicas a la forma positiva. Note que las l´ıneas de entrada al bus de todos los otros perif´ericos est´an deshabilitadas ya que sus entradas est´an en nivel L. A pesar de que como vimos, las compuertas de colector abierto pueden ser utilizadas para implementar buses, el rendimiento en t´erminos de velocidad no es eficiente. Adem´as, se producen problemas de carga. Cada compuerta adicional conectada al bus produce una carga extra a las compuertas que depositan informaci´on. Adicionalmente, el valor o´ ptimo de la resistencia pull-up ( 3 ), depende del n´umero de compuertas conectadas. De este modo, las resistencias 3 deben ser ajustadas con cada compuerta extra que se conecte al bus. A pesar de las limitaciones mencionadas, las compuertas de colector abierto todav´ıa se utilizan ampliamente en sistemas digitales. Una gran variedad de dispositivos, como memorias, est´an disponibles con salidas de colector abierto. En la serie TTL 74XX, las salidas de colector abierto sirven para convertir niveles. En este caso, como vimos, la resistencia pull-up puede conectarse a un nivel de voltaje distinto de +5 volts. En diversos microprocesadores, los terminales de entradas de control son activados mediante niveles L. Un ejemplo cl´asico son las entradas C A B 6 , Y A 6 , 6 , y 4 Z H : del microprocesador Z-80. T´ıpicamente, estas lineas de control son compartidas por distintas fuentes de requerimiento de servicio. Una forma de conectar estas fuentes a una l´ınea de control dada, es mediante un esquema de compuertas de colector abierto. Las fuentes o
´ ´ CAPITULO 5. ASPECTOS PRACTICOS
54
Figura 5.5: Deposito de informaci´on en buses utilizando compuertas NAND de colector abierto.
transmisores tienen salidas de colector abierto. Esto significa que pueden llevar la linea de control a un nivel L, pero requieren una resistencia pull-up externa para forzar un nivel H sobre la linea de control. Un ejemplo t´ıpico se muestra en la figura 5.6 donde tres fuentes de interrupci´on se conectan, mediante NANDs de colector abierto, a la linea de interrupci´on de nivel activo L ( 6 ) de un microprocesador.
5.1.3
Entradas no utilizadas
Las entradas no utilizadas en compuertas y otros circuitos TTL deben ser tratadas en forma especial. Una entrada TTL desconectada act´ua como si estuviese conectada a un nivel H. Esto se debe a que, en esta condici´on, la juntura emisor-base del transistor de entrada queda polarizada en forma inversa, equivalente a la situaci´on que se produce cuando la entrada est´a en nivel H. La figura 5.7 refleja esta condici´on. Sin embargo, debido a la sensibilidad al ruido que poseen los integrados TTL, no es recomendable dejar las entradas no utilizadas en forma desconectada. Existen diferentes alternativas para superar este problema.
´ 5.1. CONSIDERACIONES PRACTICAS EN EL USO DE CIRCUITOS TTL
55
+5 V RP
Int 2 Enable 2
Microprocesador
INT
Int 1 Enable 1
Int 3 Enable 3
Figura 5.6: Fuentes de interrupci´on conectadas a la entrada de nivel activo L de interrupci´on de un microprocesador. +5 V
Desconectado Transistor de entrada TTL
+5 V
+5 V
H Equivalente unión emisor-base con entrada desconectada
Diodo polarizado inverso equivale a circuito abierto
Figura 5.7: Efecto de una entrada TTL desconectada.
Uni´on de entradas Uno de los m´etodos m´as comunes para tratar las entradas no utilizadas de una compuerta, consiste en unir estas a una entrada utilizada. En el caso de una compuerta AND o una NAND, todas las entradas que uno junte en un mismo nodo, equivalen a una sola carga de entrada, siempre que el nivel de entrada sea L. En las compuertas OR y NOR sin embargo, cada entrada conectada a otra entrada representa una carga adicional cuando el nivel de entrada es L. Cuando el nivel de entrada es H, cada entrada adicional unida cuenta como una carga m´as para todos los tipos de compuertas TTL. En la figura 5.8(a) se presentan los dos casos descritos. El motivo por el que las compuertas AND y NAND representan una sola unidad de carga cuando est´an en nivel L, independiente del n´umero de cargas conectadas juntas, y por el que en las compuertas OR y NOR cada entrada unida representa una carga unidad es evidente observando las figuras 3.16, 3.18 y 3.19. La compuerta NAND y la AND utilizan un transistor de entrada de emisores m´ultiples, entonces independientemente de cuantas entradas est´en conectadas a nivel L, la corriente total est´a limitada por la resitencia de base ; . Las compuertas NOR y OR utilizan un transistor distinto para cada entrada, por lo tanto, con entrada L la corriente total es la suma de las corrientes de todas las entradas unidas.
´ ´ CAPITULO 5. ASPECTOS PRACTICOS
56
usada usada
usada usada
Dos entradas no usadas conectadas a una utilizada
(a) Entradas unidas +5 V
+5 V no usada
Compuerta no usada
no usada
(b) Entradas a Vcc o a tierra
Entrada no usada
Compuerta no usada
Entrada no usada
(c) Entradas conectadas a una salida no usada
Figura 5.8: M´etodos m´as utilizados para conectar entradas no utilizadas en compuertas TTL. Entradas no usadas conectadas a
o a tierra
las entradas no utilizadas de las compuertas AND y NAND pueden conectarse a a trav´es de una resistencia mayor que 1 k , 4.7 k es un buen valor. Esta conexi´on corresponde a poner un nivel H en la entrada no utilizada, haciendo que la compuerta siga comport´andose como AND o NAND seg´un corresponda. Las entradas no utilizadas en una compuerta OR o NOR deben conectarse a tierra, para que la compuerta siga comport´andose como tal. Una ilustraci´on de este m´etodo se presenta en la figura 5.8(b) Entradas no usadas conectadas a una salida no usada Por u´ ltimo, una tercera opci´on consiste en conectar las entradas no utilizadas a la salida de una compuerta no usada. Claramente, hay que alimentar las entradas con los niveles adecuados para que la salida genere el nivel requerido. Para las entradas no utilizadas de compuertas AND y NAND, la salida de la compuerta no utilizada debe ser H, y para las entradas no utilizadas de compuertas OR y NOR, debe ser L. Un ejemplo de esta situaci´on se ilustra en la figura 5.8(c).
5.1.4
Oscilador Schmitt Trigger (multivibrador aestable)
Adem´as de permitir eliminar ruido en se˜nales digitales, como se vio en el cap´ıtulo 3, las compuertas Schmitt Trigger permiten la construcci´on de multibivradores aestables (sin un estado estable). Estos, son una excelente fuente de se˜nal de relo para pruebas de prototipos, y por este motivo se incluyen aqu´ı, en el cap´ıtulo de aspectos pr´acticos. Una compuerta NAND TTL Schmitt Trigger 7413, puede utilizarse, en conjunto con una resistencia y un condensador, para configurar un simple y confiable oscilador, como se muestra en la figura 5.9. En el circuito, el condensador C se carga y se descarga entre los puntos de hist´eresis continuamente, de la siguiente forma. Cuando el
´ 5.1. CONSIDERACIONES PRACTICAS EN EL USO DE CIRCUITOS TTL
57
condensador se carga, a trav´es de la resistencia, hasta el punto de disparo m´as alto, la salida salta abruptamente al nivel L. En este nivel, el condensador se descarga, a trav´es de la resistencia R, hasta alcanzar el nivel de disparo bajo, lo que causa un salto abrupto de la salida al nivel H. De esta forma, el ciclo se repite indefinidamente.
Figura 5.9: Multivibrador aestable utilizando una compuerta Schmitt Trigger 7413. La resistencia R en la figura 5.9 no debe tomar mucha corriente desde la salida de la compuerta, por lo que su valor debe ser suficientemente alto para prevenir la carga de etapas subsiguientes. Una resistencia de 390 permite un fan-out de 2 al oscilador de la figura. Con una resistencia de 390 , la expresi´on para el ancho del pulso de salida del multivibrador aestable es la siguiente +
2
X #
2
X
+
#
donde 2 es el per´ıodo de tiempo en nano segundos (ns) cuando la salida esta en nivel H, y 2 es la duraci´on del nivel L, tambi´en en ns. Las unidades de C en ambas expresiones son pico Farads (pF). La frecuencia del aestable en hertz (Hz) est´a dada por
[
G
X
donde X est´a expresado en farads. Note que no se da una expresi´on general para la frecuencia en funci´on de la resistencia y de la capacidad X . Esto se debe a que en ese caso hay que considerar la circuiter´ıa interna de la compuerta 7413. + # Como se aprecia de las expresiones para 2 y 2 , la se˜nal de salida del aestable est´a en nivel L aproximadamente el 70% del tiempo. Para obtener un duty cycle de un 50%, es necesario agregar una resistencia en serie con un diodo, de la forma en que se muestra en la figura 5.9. Con los valores indicados en la figura, la frecuencia de salida esta dada por
[
G
X
donde, nuevamente X est´a expresado en farads y
[
en hertz.
´ ´ CAPITULO 5. ASPECTOS PRACTICOS
58
5.2
Consideraciones pr´acticas en el uso de circuitos CMOS
Contrariamente a los circuitos TTL, los integrados digitales CMOS son muy susceptibles a ser da˜nados por descargas electrost´aticas. Esto se debe a la impedancia extremadamente alta que poseen las entradas de esta familia de circuitos l´ogicos. Por lo tanto, es necesario tener especiales precauciones al trabajar con ellos. Las m´as importantes son las siguientes: 1. Todos los integrados CMOS que no est´an siendo utilizados en un circuito deben mantenerse insertados en una esponja conductora, para evitar la formaci´on de cargas electrost´aticas. Cuando son retirados de la esponja para ser utilizados, sus patas no deben ser tocadas con los dedos. 2. Cuando se retiran del material protector (esponja conductora o riel de pl´astico conductor), los integrados ddeben colocarse con los pines hacia abajo sobre una superficie met´alica conectada a tierra. Nunca se deben poner sobre una superficie de espumas de poliestireno o sobre bandejas pl´asticas. 3. Las herramientas, banco de trabajo, equipos de medici´on, y en general todos los elementos que se utilizan en el armado de circuitos CMOS, deben estar conectados a tierra. En laboratorios alfonbrados principalmente, las personas que manipulan integrados CMOS deben conectar su mu˜neca a tierra por medio de una pulsera conductora, conectada a un cable y a una resistencia de alto valor. La resistencia evita que la persona se electrocute si entra en contacto con una fuente de alimentaci´on. 4. Nunca inserte dispositivos CMOS en protoboards o en bases de circuitos integrados en una tarjeta cuando estas est´an energizadas. Esta precauci´on es v´alida tambi´en para integrados TTL. 5. Todas las entradas no utilizadas de compuertas CMOS deben conectarse a la tensi´on de alimentaci´on o a tierra como se indica en la figura 5.10. Si se dejan abiertas, las entradas pueden adquirir cargas electrost´aticas, debido a su muy alta impedancia, y flotar a niveles de tensi´on absolutamente impredecibles. 6. Posteriormente al ensamblado de las tarjetas de circuito impreso, para almacenarlas o transportarlas, se deben envolver, junto a sus conectores, en esponja o pl´astico conductor. Los pines de entrada y salida CMOS pueden ser protegidos tambi´en con resistencias de alto valor conectadas a tierra.
Figura 5.10: Conexi´on de entradas CMOS no utilizadas.
´ ENTRE INTEGRDOS TTL Y CMOS 5.3. INTERCONEXION
59
Tabla 5.1: Par´ametros limites de voltaje y corriente de entrada y salida para compuertas TTL y CMOS
Par´ametro " +
$% &' (
" # $% ) * ( - +
$% &' (
- # $% ) * ( " +
$% ) * (
" # $% - +
$% ) * (
- #
%$5.3
) * (
) * (
CMOS 74HC 3.15 V 1.00 V 4.90 V 0.10 V 1 A -1 A -4 mA 4 mA
74 2.00 V 0.80 V 2.40 V 0.40 V 40 A -1.6 mA -400 A 16 mA
TTL 74LS 74S 2.00 V 2.00 V 0.80 V 0.80 V 2.70 V 2.70 V 0.40 V 0.50 V 20 A 50 A -400 A -2 mA -400 A -1 mA 8 mA 20 mA
74AS 2.00 V 0.80 V 2.70 V 0.50 V 200 A -2 mA -2 mA 20 mA
Interconexi´on entre integrdos TTL y CMOS
Cuando se conectan integrados digitales de dos tecnolog´ıas diferentes, como son TTL y CMOS, el principal problema se presenta con las tensiones y las corrientes de entrada y salida de cada una de ellas. Por este motivo, es importante tener en cuenta los valores de la tabla 5.1, que muestra los par´ametros de voltajes y corrientes de entrada para el peor caso.
5.3.1
conexi´on CMOS - TTL
A continuaci´on veremos el caso en que una salida CMOS alimenta una entrada TTL. La tabla 5.1 - + $% &' ( , para una compuerta CMOS muestra que el voltaje m´ınimo de salida para un nivel H, es de 4.9 volts. Como este valor es mayor que el voltaje m´ınimo que requiere una compuerta TTL " + $% &' ( para un nivel H, = 2 volts, entonces podemos decir que CMOS es compatible con TTL para el nivel de entrada H. De la misma forma, un circuito CMOS tiene un voltaje m´aximo de salida para nivel bajo, - # $% ) * ( , de 0.1 volt. Como este valor es menor que el voltaje m´aximo que acepta un TTL para " # $% ) * ( el nivel L, , que es de 0.8 volts, los CMOS tamb´ıen son compatibles con los TTL para el nivel L. - # $% ) * ( Del punto de vista de la corriente, una salida CMOS puede absorber 4 mA ( ) para el estado de salida L, garantizando el voltaje de salida adecuado. Cuando excita una entrada TTL, la " # $% ) * ( salida CMOS debe ser capaz de absorber 1,6 mA ( ) para cada entrada TTL. Esto limita el fan-out de la puerta CMOS a dos entradas TTL. Cuando una compuerta CMOS excita una entrada TTL LS (Schottky de bajo consumo), debe ser capaz de absorber 400 A por cada entrada. En este caso el fan-out est´a limitado a 10 compuertas. En los casos en que se requiere excitar entradas TTL S (Schottky) o TTL AS (Schottky avanzada) con salidas CMOS, el fan-out es igual a 2 para ambos casos.
´ ´ CAPITULO 5. ASPECTOS PRACTICOS
60
5.3.2
Conexi´on TTL - CMOS
Cuando se requiere excitar una entrada CMOS utilizando una salida TTL, la conexi´on no es tan simple como en los casos CMOS-TTL. Como se desprende de la tabla 5.1, Los integrados TTL - + $% &' ( entregan voltajes m´ınimos de salida para nivel alto (H), , de 2.4 a 2.7 volts. El voltaje " + $% &' ( m´ınimo requerido por una compuerta CMOS para considerarlo como estado H, , es de 3.15 volts. Por lo tanto el nivel de salida de un TTL no es suficiente para excitar una entrada CMOS en nivel H. Como se verifica de la tabla 5.1, no ocurre lo mismo para el nivel bajo (L), donde los voltajes si son compatibles. Para poder establecer una conexi´on confiable TTL-CMOS, se requiere agregar una resistencia pull-up, 3 , conectada a , como se muestra en la figura 5.11(a), para ayudar a aumentar el voltaje de salida de la compuerta TTL. Cuando la salida TTL est´a en estado L, debe absorber tanto " # $% ) * ( . Este requerimiento la corriente de la resistencia como la corriente de la entrada CMOS, permite determinar la resistencia 3 de acuerdo a la siguiente ecuaci´on:
- # $% &' (
3
- # $\ \ # (
" # $. ]
- K (
7
donde 7 es el numero de entradas CMOS alimentadas por la compuerta TTL e - # $\ \ # (
" # $. ]
- K (
^ _
7
como se muestra en la figura 5.11(b).
Figura 5.11: Conexi´on de una salida TTL a entradas CMOS.