Prácticas Circuitos Electrónicos. 2ºT

http://www.gte.us.es/ASIGN/CE_2T

PRÁCTICA 5. CONTADORES SÍNCRONOS 1. Objetivo El objetivo de esta práctica es estudiar el funcionamiento de los contadores síncronos construidos a partir de biestables, y aprender cómo se pueden generar contadores de cualquier módulo. Se estudiará el funciomiento del decodificador BCD a 7 segmentos, y se apreciará la dificultad de un montaje digital complejo en una placa de pruebas.

2. Material necesario 1. Placa de pruebas 2. Placa con contador síncrono ascendente/descendente con reset síncrono construido a partir de biestables D 3. Decodificador BCD a 7 segmentos 74HC47 4. Display de 7 segmentos 5. Puertas lógicas 7400, 7402, 7408, 7432 y 7486. 6. Fuente de alimentación 7. Generador de señal

3. Conocimientos previos El alumno debe conocer la construcción de contadores síncronos a partir de biestables D, tanto ascendentes como descendentes. Antes de la realización de la práctica, el alumno deberá contestar las cuestiones del apartado 5 (Cuestiones previas).

4. Realización de la práctica en el laboratorio 1. Contador de módulo 16 Montar el contador de 4 bits. Probarlo. Medir los retrasos de algunos biestables respecto a la señal de reloj. Para visualizar el funcionamiento del circuito con el osciloscopio, será necesario usar una frecuencia de reloj elevada, del orden de 1MHz, para que las ondas se vean bien en la pantalla. Se recuerda que todas las entradas de cualquier circuito digital deben conectarse a un valor lógico, no pudiendo dejarse al aire. Se pide representar en el osciloscopio las formas de las ondas obtenidas, y medir los retrasos que se producen entre la señal de reloj y los estados de los biestables. El esquema del PCB de la placa del contador que hay que alimentar se muestra en la 1

Prácticas Circuitos Electrónicos. 2ºT

http://www.gte.us.es/ASIGN/CE_2T

Figura 1. El reset es activo es activo a nivel bajo.

Figura 1 2. Contador de módulo 10 Montar el circuito lógico necesario (ver cuestiones previas) para convertir el contador módulo 16 en uno módulo 10. Se dispone de puertas lógicas estándar de dos entradas. En esta situación, se pide medir las ondas y dibujar la forma de las mismas. 3. Conexión del display de 7 segmentos Conectar el decodificador y el display para ver la cuenta. Cambiar la frecuencia de reloj a algo que se pueda ver (1 ó 2 Hz) tal como se explica en la Figura 2.

Contador

Decodificador BCD-7Seg

Figura 2 En este apartado se va a montar un decodificador y un display de 7 segmentos. El display no es más que un conjunto de LEDs (Light emitter diode), en nuestro caso con el ánodo común. 2

Prácticas Circuitos Electrónicos. 2ºT

http://www.gte.us.es/ASIGN/CE_2T

Las resistencias que se colocan entre el decodificador y el display tienen como misión regular la intensidad que circula por los diodos. Se dispone de una placa con el display montado y las resistencias conectadas, en la que están accesibles los 8 terminales del display, junto con el terminal común (ánodo), según se muestra en la Figura 3. Las resistencias usadas vienen empaquetadas en formato DIP (Dual-In-line-Package), conectadas en línea. Por su parte, el display de 7 segmentos tiene 10 pines, de los cuales dos son el común, y los otros 8 corresponden a los 7 segmentos y al punto decimal, como se muestra en la Figura 4.

Figura 3

Figura 4 Para observar el movimiento en el display será necesario usar una frecuencia baja en el reloj, de alrededor de 1Hz. Se ofrece, como documentación adicional, la hoja de catálogo del decodificador. En la Figura 4 se observa el pinout del display de 7 segmentos. Se añade como información adicional la hoja de características del decodificador.

3

Prácticas Circuitos Electrónicos. 2ºT

http://www.gte.us.es/ASIGN/CE_2T

Esta página se ha dejado en blanco intencionadamente

4

Prácticas Circuitos Electrónicos. 2ºT

http://www.gte.us.es/ASIGN/CE_2T

5. Cuestiones previas Entregar antes del comienzo de la práctica NOMBRE: 1. Dibujar el cronograma de las señales especificadas a partir del esquema del contador síncrono de 4 bits. CLK

SUBE

BAJA

Q0

Q1

Q2

Q3

CM B2

t

t

t

t

t

t

t

t

5

Prácticas Circuitos Electrónicos. 2ºT

http://www.gte.us.es/ASIGN/CE_2T

2. Calcular la lógica necesaria para activar la señal de RESET de forma que el contador de 4 bits sea de módulo 10, rellenando la caja denominada “CIRCUITO COMBINACIONAL” de la figura. Justificar brevemente la elección hecha. Q0 Q1

LÓGICA COMBINACIONAL

Q2 Q3 RESET

3. Indicar razonadamente qué ocurriría en el circuito si las señales denominadas “SUBE” y “BAJA” tuvieran durante un tiempo corto el mismo valor lógico, es decir, ambas a “1” o ambas a “0”.

4. Indicar razonadamente qué lógica habría que añadir al contador módulo 10 para que en lugar de contar en un solo sentido, al llegar al último número comenzara a contar en sentido opuesto, es decir: 0 1 2 3 4 5 6 7 8 9 8 7 6 5 4 3 2 1 0 1 2 3 4 5 ...

5. En un display de 7 segmentos y ánodo común, ¿a qué punto se debe unir el terminal común del display? ¿Por qué?

6. ¿Se podrían conectar las resistencias de limitación en el terminal común del display? ¿Por qué? 6

Prácticas Circuitos Electrónicos. 2ºT

http://www.gte.us.es/ASIGN/CE_2T

6. Memoria de resultados Rellenar para comprobar los resultados NOMBRE: 1. Representar las formas de onda medidas con el osciloscopio para el contador de 4 bits (mostrar Q0, Q1, Q2, Q3, CMB1 y CMB2).

2. Medir el retraso de Q0 y Q1 respecto a la señal CLK. ¿Cuál será el retraso esperado para Q2 y Q3? ¿Por qué?

3. En el contador de módulo 10, medir el ancho de pulso de la señal RESET. ¿Con qué características del circuito está relacionado este valor?

7

SN5446A, ’47A, ’48, SN54LS47, ’LS48, ’LS49 SN7446A, ’47A, ’48, SN74LS47, ’LS48, ’LS49 BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS SDLS111 – MARCH 1974 – REVISED MARCH 1988

Copyright  1988, Texas Instruments Incorporated

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

POST OFFICE BOX 655303

• DALLAS, TEXAS 75265

1

SN5446A, ’47A, ’48, SN54LS47, ’LS48, ’LS49 SN7446A, ’47A, ’48, SN74LS47, ’LS48, ’LS49 BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS SDLS111 – MARCH 1974 – REVISED MARCH 1988

2

POST OFFICE BOX 655303

• DALLAS, TEXAS 75265

SN5446A, ’47A, ’48, SN54LS47, ’LS48, ’LS49 SN7446A, ’47A, ’48, SN74LS47, ’LS48, ’LS49 BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS SDLS111 – MARCH 1974 – REVISED MARCH 1988

POST OFFICE BOX 655303

• DALLAS, TEXAS 75265

3