TEMA 7. FAMILIAS LOGICAS INTEGRADAS

http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg

IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/

María Jesús Martín Martínez : [email protected]

1

TEMA 7 – FAMILIAS LOGICAS INTEGRADAS

7.1. Introducción 7.2. Familias lógicas bipolares Lógica diodo-transistor (DTL) Lógica transistor-transistor (TTL) Lógica resistencia transistor (RTL)

7.3. Familias lógicas MOSFET Circuitos lógicos de carga integrada MOSFET Lógica CMOS

María Jesús Martín Martínez : [email protected]

2

TEMA 7. FAM LOGICAS INTEGRADAS

7.1. INTRODUCCIÓN




En el tema anterior hemos visto la simbología asociada a los distintos circuitos que realizan las operaciones básicas: AND, OR; NOT, etc..




En este tema estudiaremos los circuitos digitales más simples que realizan dichas operaciones lógicas.  Los circuitos digitales se encuentran agrupados en distintas familias, de acuerdo con las características y estructuras físicas en que se basen.  Una primera CLASIFICACION:





Las familias lógicas pasivas  En su constitución solamente intervienen elementos pasivos (resistencias y diodos). Hoy día, están totalmente en desuso  Desventajas: La pérdida de nivel en las señales, la poca inmunidad al ruido y el pequeño aislamiento entre entrada y salida. Las familias lógicas activas son aquellas que están formadas (casi exclusivamente), por dispositivos electrónicos activos (transistores)  Ventajas: proporcionan ganancia (restauración de niveles) y mejoran el aislamiento entre etapas.  Si los transistores son BJT se denominan familias lógicas bipolares  Si los transistores son de efecto de campo (MOSFET) se denominan familias lógicas MOSFET. D. Pardo, et al. 1999

María Jesús Martín Martínez : [email protected]

3

TEMA 7. FAM LOGICAS INTEGRADAS

Como hemos estudiado en el Tema 6: en los circuitos lógicos la salida sólo puede tomar uno de dos valores ("0" ó "1") cuando las entradas también toman sólo esos valores. 

Para conseguir esta característica de los circuitos, los transistores deben estar:



 

En corte o muy próximos a él O conduciendo (saturado si es bipolar o en la región lineal si son de efecto de campo).

Nunca deben estar operando en una situación intermedia de sus características, para que la tensión de salida no esté en la región prohibida. Solamente en la transición desde un estado al otro el transistor pasará por la región activa si es bipolar o por la de saturación si es de efecto de campo.

BJT IC ( mA)




7.1. INTRODUCCIÓN



MOSFET

IB = 80 µA 

IB = 60 µA



IB = 40 µA IB = 20 µA

FFI-UPV.es



IB = 0 µA VCE (V)

FFI-UPV.es

María Jesús Martín Martínez : [email protected]

4

TEMA 7. FAM LOGICAS INTEGRADAS


Características de los circuitos digitales (son independientes de la función que realicen o de la familia a la que pertenezcan).   

  






7.1. INTRODUCCIÓN

Poseen dos niveles lógicos de tensión, bien diferenciados, para representar los dos valores posibles de las variables. Dos tensiones umbral (tensión a la que la puerta comienza a cambiar de estado), una para cada estado lógico. Dos márgenes de ruido (uno para cada estado o nivel lógico), que son la variación de tensión admisible a la entrada de un circuito lógico sin que la salida del mismo cambie de estado, es decir, sin que el circuito "detecte" un nivel lógico diferente. Abanico de entrada, que es el máximo número de entradas que el circuito lógico puede tener. Abanico de salida, que es el número máximo de circuitos lógicos que una puerta puede alimentar. Tiempo de propagación, el cual se define como la media aritmética entre los tiempos medios de propagación del cambio de estado de la entrada a la salida en los casos en que la salida pasa del estado “1” al “0” y viceversa. Potencia disipada, la cual se define, normalmente, como la requerida por la puerta para estar funcionando al 50%, es decir, tanto tiempo en el estado “1” como en el “0”.

Se pueden estudiar todas estas características para las distintas familias lógicas no vamos a ver un análisis comparado de las diversas familias lógicas. María Jesús Martín Martínez : [email protected]

5

TEMA 7. FAM LOGICAS INTEGRADAS


7.2. FAM LOG BIPOLARES +VCC

Familias Lógicas Bipolares  



Dentro de la lógica bipolar, existen diversas familias. Todas ellas tienen en común: que emplean en su constitución la etapa inversora (amplificador en emisor común). Esta es la parte del circuito que proporciona:







Ganancia en corriente, Complementación a una variable Fija la tensión de salida a un valor perfectamente determinado.

RC RB

V0

Vi FFI-UPV.es

D. Pardo, et al. 1999

Tipos de familias lógicas bipolares: 



Cuando la etapa inversora es tal que en el estado de ON el transistor está saturado, se suelen denominar circuitos lógicos bipolares saturados, entre los que estudiaremos las familias DTL, TTL y RTL. En otros circuitos el transistor de la etapa inversora cuando conduce no está saturado, recibiendo el nombre genérico de circuitos lógicos no saturados (entre ellos la familia ECL).


Este tipo de circuitos es, en general, más rápido.

María Jesús Martín Martínez : [email protected]

6

TEMA 7. FAM LOGICAS INTEGRADAS


7.2. FAM LOG BIPOLARES D. Pardo, et al. 1999

Familias lógicas bipolares

VCC

VCC



Lógica diodo-transistor (DTL)
EJEMPLO: puerta NAND:  




Los diodos D1, D2 y D3 forman la puerta AND Y su salida está conectada, a través de dos diodos D01 y D02, al inversor formado por el transistor Q.

Funcionamiento: 



RC

RL

Cuando todas las entradas están en "1" lógico (VCC Voltios):  Los diodos D1, D2 y D3 están en corte.  D01 y D02 lo están en directa.  Si RL es suficientemente pequeña, IB puede ser suficiente para saturar al transistor Q y ser la salida VCE(sat)≈ 0V.

V0 V1

D1

V2

D2

V3

D3

D01 D02 Q IB

Lógica Diodo Transistor DTL (NAND) Función lógica NAND (tres entradas), con lógica definida positiva.

V1 V2 V3

V1 V2 V3

• 0

1

0 1

1

1 1

0

D. Pardo, et al. 1999

Si alguna o todas las entradas están a "0" lógico (0V):  En esa rama/s el diodos de entrada está en directa.  Aplicamos tensión baja a D01  Las tres uniones D01 , D02 y la unión base-emisor del transistor estarán en corte con lo que VCE=VCC ("1" lógico). María Jesús Martín Martínez : [email protected]

7

TEMA 7. FAM LOGICAS INTEGRADAS


7.2. FAM LOG BIPOLARES D. Pardo, et al. 1999

Familias lógicas bipolares Lógica transistor - transistor (TTL)








Quizá son los circuitos más conocidos y utilizados por su alta velocidad de respuesta y su bajo consumo. Deriva del anterior reemplazando las entradas por un transistor multi-emisor. Funcionamiento: 







Si una o más de las entradas están en “0” lógico (0 Volts) Los emisores de Q2 están directamente polarizados, Q2 conduce y circula IC. Como la corriente de base de Q3 no puede ser negativa  Q3 está cortado  V0=VCC “1” lógico. Si todas las entradas están a 1” lógico (VCC), todos los emisores de Q2 están inversamente polarizados  Su unión base-colectora está en directa. La corriente circula de VCC a través de RL hacia la base de Q3  Q3 estárá saturado y VCE=0 volts “0” lógico.

Lógica Transistor- Transistor TTL (NAND)

Este circuito realiza la función lógica NAND para tres entradas, con lógica definida positiva.

María Jesús Martín Martínez : [email protected]

• 0

1

0 1

1

1 1

0

8

TEMA 7. FAM LOGICAS INTEGRADAS

7.2. FAM LOG BIPOLARES D. Pardo, et al. 1999




Familias lógicas bipolares 

VCC RC

Lógica resistencia -transistor (RTL)





Este es un tipo de lógica que ya en la práctica no se utiliza, sin embargo es muy simple y además es históricamente la primera que fue utilizada extensamente.

V1 V0

Funcionamiento: 






RB

Si cualquiera de las m entradas está en el estado de alta (VCC ), el correspondiente transistor conectado a ella estará conduciendo (saturado) y la salida será la baja tensión, VCE≈0V.

V2

Por otro lado, si todas las entradas están en baja (0V), los m transistores están en corte y la salida está en alta (VCC ).

RB Vm

La operación que realiza, en lógica definida positiva, es la NOR.

Lógica ResistenciaTransistor RTL (NOR)

V1 V2 V3

0

1

0 1

0

1 0

0

+

V1 +V2 +V3 Este circuito realiza la función lógica NOR para tres entradas, con lógica definida positiva. D. Pardo, et al. 1999

María Jesús Martín Martínez : [email protected]

9

TEMA 7. FAM LOGICAS INTEGRADAS


7.3. FAM LOG MOSFET

Familias lógicas MOSFET


Básicamente, los circuitos digitales MOSFET están incluidos dentro de uno de los tres siguientes grupos:   




Lógica de carga integrada Lógica de simetría complementaria (CMOS) Lógica dinámica multifásica.

Los dos primeros tipos forman los que se conocen como circuitos lógicos estáticos, que analizaremos brevemente en esta lección. Los circuitos lógicos dinámicos serán analizados cuando aparezcan más claramente sus aplicaciones.  Circuitos lógicos de carga integrada MOSFET  Lógica CMOS

María Jesús Martín Martínez : [email protected]

10

TEMA 7. FAM LOGICAS INTEGRADAS

7.3. FAM LOG MOSFET D. Pardo, et al. 1999




Familias lógicas MOSFET 

VDD

Circuitos lógicos de carga integrada MOSFET S


Estos circuitos están basados en la etapa inversora de carga integrada, analizada en el Tema 5. Las modificaciones del circuito inversor básico están encaminadas a proporcionarle más de una entrada.




En la figura se muestra una etapa inversora de carga integrada saturada con tres transistores activos en serie.




Funcionamiento  






La corriente de drenador sólo podrá existir si todos los transistores activos tienen su rejilla a la tensión de alta ("1" lógico), la cual será VDD Si cualquiera de las rejillas tiene una tensión aplicada correspondiente al estado de baja ("0" lógico), ese dispositivo estará en corte no permitiendo el paso de la corriente de drenador; la salida entonces estará en alta ("1" lógico). Cuando todas las rejillas están en alta, todos los transistores estarán conduciendo, existirá corriente de drenador, y la salida estará en el estado de baja ("0" lógico).

Con lógica definida positiva, este circuito realiza la operación NAND.

X

Y

Z

Lógica NMOS (NAND)

• 0

1

0 1

1

1 1

0

Función lógica NAND NOTA: Examinaremos los circuitos construidos con carga integrada saturada y con inversores canal N. El análisis de los otros tipos es inmediato. María Jesús Martín Martínez : [email protected]

11

TEMA 7. FAM LOGICAS INTEGRADAS


7.3. FAM LOG MOSFET

Familias lógicas MOSFET 

Circuitos lógicos de carga integrada MOSFET





Si al transistor activo de la etapa inversora saturada se le añaden otros transistores activos en paralelo, cada uno con su entrada como se muestra en la Figura. Funcionamiento:  



Uno cualquiera de ellos en conducción hace que la salida esté en el estado de baja ("0" lógico). Solamente si todas las entradas están a la tensión de baja, la salida está en alta ("1" lógico).

Este circuito por tanto realiza la operación NOR, con lógica definida positiva.

D. Pardo, et al. 1999

+

0

VDD

1 S

0 1

0

1 0

0

X

Y

Z

Lógica NMOS (NOR)

Función lógica NOR

María Jesús Martín Martínez : [email protected]

12

TEMA 7. FAM LOGICAS INTEGRADAS

7.3. FAM LOG MOSFET

Familias lógicas MOSFET




D. Pardo, et al. 1999

VDD

Lógica CMOS: El inversor básico CMOS también puede

utilizarse para construir circuitos lógicos.














Cada entrada actúa sobre dos transistores, uno canal N y el otro canal P. El número de transistores necesario es el doble del de entradas del circuito nº mayor que el de carga integrada. Se necesitamos transistores con los dos tipos de canal y por tanto con los dos tipos de sustrato. Sin embargo, el consumo de los circuitos lógicos CMOS es mucho menor  interesantes para algunas aplicaciones. El Circuito NOR: 



S

X

Y

Y

Lógica CMOS (NOR)

0

1

0 1

0

1 0

0

+

Cuando alguna de las entradas o las dos estén en alta ("1" lógico, en lógica definida positiva), el transistor correspondiente de canal N está conduciendo y la salida estará en baja ("0" lógico). Solamente cuando las dos entradas estén en baja, la salida estará en alta. La función que realiza este circuito es por tanto la NOR.

Función lógica NOR

María Jesús Martín Martínez : [email protected]

13

TEMA 7. FAM LOGICAS INTEGRADAS


7.3. FAM LOG MOSFET

Familias lógicas MOSFET VDD


Lógica CMOS 

Puede comprobarse fácilmente que el circuito de la figura

S

con lógica definida positiva, realiza la operación NAND.

Y

• 0

1

0 1

1

X

1 1

0

Y

Función lógica NAND

D. Pardo, et al. 1999

Lógica CMOS (NAND)

María Jesús Martín Martínez : [email protected]

14




Agradecimientos 




Daniel Pardo Collantes, Área de Electrónica, Departamento de Física Aplicada de la Universidad de Salamanca.

Referencias Pardo Collantes, Daniel; Bailón Vega, Luís A., “Elementos de Electrónica”.Universidad de Valladolid. Secretariado de Publicaciones e Intercambio Editorial.1999.  Jose Antonio Gómez Tejedor. Apuntes Fundamentos Físicos de la Informática (FFI). Universidad Politécnica de Valencia. http://personales.upv.es/jogomez/ffi.html 

María Jesús Martín Martínez : [email protected]

15