TEMA III: ELEMENTOS DE MEMORIA

TEMA III: ELEMENTOS DE MEMORIA ☞ ELEMENTO DE MEMORIA: ELEMENTO CAPAZ DE ALMACENAR UN ESTADO DURANTE UN TIEMPO DETERMINADO. ☞ PROPIEDAD DE TRANSPARENCI

3 downloads 171 Views 57KB Size

Recommend Stories


TEMA 1: ELEMENTOS Y COMPUESTOS
TEMA 1: ELEMENTOS Y COMPUESTOS IMPORTANCIA DE LA QUÍMICA Y EL MÉTODO CIENTÍFICO ELEMENTOS QUÍMICOS MOL DE ELEMENTOS TIPOS DE COMPUESTOS QUÍMICOS MOL D

Tema 6: Memoria Caché
Estructura de Computadores, Facultad de Informática, UCM, Curso 11-12 Tema 6: Memoria Caché. Objetivos:  Introducir la terminología y los principio

Story Transcript

TEMA III: ELEMENTOS DE MEMORIA ☞ ELEMENTO DE MEMORIA: ELEMENTO CAPAZ DE ALMACENAR UN ESTADO DURANTE UN TIEMPO DETERMINADO. ☞ PROPIEDAD DE TRANSPARENCIA: DEPENDENCIA DE LOS CAMBIOS DE LA SEÑAL DE SALIDA RESPECTO A LOS CAMBIOS DE LA SEÑAL QUE SE QUIERE ALMACENAR. ✏ ELEMENTOS DE MEMORIA TRANSPARENTES ALMACENAMIENTO

ESTÁTICO

Señal de entrada 0 1

1 0

0 1 Señal de salida

ALMACENAMIENTO

DINÁMICO





DIESIA

✏ ELEMENTOS DE MEMORIA NO TRANSPARENTES C

C

Señal de entrada Señal de control C Señal de salida ∆ Fase de transparencia

Señal de entrada Señal de control C Señal de salida

DIESIA

✏ ESTUDIO DE BIESTABLES TRANSPARENTES R

Z1 = R + Z 2

Z2 = S+ Z1

S

RS

Z1 Z2

00

01

11

10

00

11

10

00*

01

01

01*

00

00

01*

11

00

00

00

00

10

10*

10*

00

00

Z1 Z2

✓ R = 1 ---> RESET ✓ S = 1 ---> SET ✓ COMBINACIÓN RS = 11 PROHIBIDA ✓ BIESTABLE RS RS

q

00

01

11

10

0

0*

1

-

0*

1

1*

1*

-

0

Q

DIESIA

☞ PRINCIPALES TIPOS DE BIESTABLES

D

T

q

1

0

q

0

0*

1

0

0*

1

1

0

1*

1

1*

0

Q = D

Q = T ⊕q

JK q

1

0

RS 00

01

11

10

0

0*

0*

1

1

1

1*

0

0

1*

Q = Jq + Kq

q

00

01

11

10

0

0*

1

-

0*

1

1*

1*

-

0

Q = RS + R q

DIESIA

☞ ESTUDIO DE LATCHES R

Rint

Q

R 0 C 1 0

S 0

S

Q’ Sint

C

Rint

R

Sint

R

CAPTURA

ALMACENAMIENTO

✏ SEÑALES SÍNCRONAS: SEÑALES DE ENTRADA QUE SON CONTROLADAS POR LA SEÑAL DE CONTROL (RELOJ), DE TAL FORMA QUE LA INFLUENCIA DE ESTAS SEÑALES DEPENDE DE LA SEÑAL DE CONTROL.

✏ SEÑALES ASÍNCRONAS: SEÑALES DE ENTRADA QUE TIENEN LA PROPIEDAD DE TRANSPARENCIA, ES DECIR, SU INFLUENCIA NO ESTÁ CONTROLADA POR NINGUNA SEÑAL ADICIONAL, NI SIQUIERA EL RELOJ.

DIESIA

✏ DIFERENCIA ENTRE SEÑALES SÍNCRONAS Y ASÍNCRONAS

C

R

Q

R1

R

R

C

S1

S

S

S

Q’ clear

clear

Q

DIESIA

☞ ESTUDIO DE FLIP-FLOPS D

D Q

clk

Q1

D Q

Q

clk

C maestro

esclavo

C D Q1 Q

S

S

Q

S

Q

Q

R

R

Q

R

Q

Q

clk C

clk CONFIGURACIÓN TIPO D

DIESIA

☞ SÍMBOLOS DE ELEMENTOS DE MEMORIA D NIVEL ALTO

D TRANSICIÓN DE SUBIDA

clk

D NIVEL ALTO

Q

clk

Q

D TRANSICIÓN DE BAJADA

clk

Q

Q

clk

FLIP-FLOPS

LATCHES

☞ RESTRICCIONES TEMPORALES D

tsetup thold

C tw D

C

tsetup thold

DIESIA

☞ MEMORIAS DE SEMICONDUCTORES ✏ PALABRA: CONJUNTO DE BITS QUE PERTENECEN A LA MISMA INSTRUCCIÓN O DATO

✏ DIRECCIÓN: CONJUNTO DE BITS QUE IDENTIFICARÁN UNÍVOCAMENTE A CADA PALABRA DE MEMORIA

Decodificador de dirección

Dirección

Matriz de elementos de memoria

Palabra

✏ MEMORIA: SISTEMA CAPAZ DE ALMACENAR INFORMACIÓN, LA CUAL ES SUMINISTRADA EN CUALQUIER MOMENTO QUE UN ELEMENTO CONECTADO A ELLA LA SOLICITE

✓ LECTURA ✓ ESCRITURA

DIESIA

☞ CARACTERÍSTICAS DE LAS MEMORIAS ✏ CAPACIDAD DE ALMACENAMIENTO: CANTIDAD DE INFORMACIÓN QUE PODEMOS ALMACENAR EN NUESTRO SISTEMA DE MEMORIA 1 K ---> 210

✏ TIEMPO DE ACCESO: TIEMPO TRANSCURRIDO DESDE QUE SE SUMINISTRA LA DIRECCIÓN HASTA QUE SE ACCEDE A LA PALABRA REQUERIDA

✓ ACCESO ALEATORIO: IGUAL TIEMPO PARA TODAS LAS PALABRAS (MEMORIA RAM)

✓ ACCESO SECUENCIAL: TIEMPO DEPENDIENTE DE LA LOCALIZACIÓN DE LA PALABRA (CINTAS)

✓ ACCESO DIRECTO: LA MEMORIA ES SEPARADA POR BLOQUES, TAL QUE EL ACCESO A CADA BLOQUE ES ALEATORIO, Y A CADA PALABRA DEL BLOQUE ES SECUENCIAL (DISCOS DUROS)

✓ ACCESO POR CONTENIDO: ES UN ACCESO ALEATORIO, PERO LA LECTURA NO DEPENDE DE LA DIRECCIÓN, SINO DE PARTE DEL CONTENIDO DE LA PALABRA (MEMORIA CACHE)

✏ COSTE POR BIT: PRECIO QUE CUESTA ALMACENAR UN BIT DE INFORMACIÓN.

DIESIA

☞ MEMORIA IDEAL: GRAN CAPACIDAD, ALTA VELOCIDAD Y POCO PRECIO

tiempo de acceso

Coste por bit

Capacidad

Coste por bit

☞ RELACIÓN ENTRE LAS CARACTERÍSTICAS DE LAS MEMORIAS

Capacidad

tiempo de acceso

☞ IMPOSIBILIDAD DE LA MEMORIA IDEAL ☞ JERARQUIZACIÓN DE LA MEMORIA

Procesador

Nivel inferior

Nivel superior

Menor retraso Mayor capacidad Menor coste

DIESIA

☞ CLASIFICACIÓN POR TIEMPO DE ALMACENAMIENTO ✏ MEMORIAS PERMANENTES: LA INFORMACIÓN NO SE PUEDE ALTERAR, UNA VEZ ALMACENADA

✏ MEMORIA VOLÁTIL: LA INFORMACIÓN SE PERDERÁ CUANDO SE DESCONECTA LA ALIMENTACIÓN

✏ MEMORIA DINÁMICA: LA INFORMACIÓN SE PERDERÁ CUANDO PASE UN DETERMINADO TIEMPO. NECESITA CICLOS DE REFRESCO

☞ CLASIFICACIÓN POR FUNCIONAMIENTO ✏ MEMORIAS ROM Y PROM PERMANENTE

✏ MEMORIAS EPROM: NO VOLÁTIL, PERO TRATADA COMO PERMANENTE ✓ MEMORIAS EPROM-FLASH ✓ MEMORIAS EEPROM

DIESIA

✏ MEMORIAS NOV-RAM = RAM ESTÁTICA + EEPROM NO VOLÁTIL

✏ MEMORIAS RAM ESTÁTICAS VOLÁTIL

✏ MEMORIAS RAM DINÁMICAS VOLÁTIL Y DINÁMICA

☞ EJEMPLO DE CONFIGURACIÓN DE UN SISTEMA DE MEMORIA. 0

7

0000h

ROM 3FFFh 4000h

RAM

BFFFh C000h

FFFFh

DIESIA

☞ EJEMPLO DE UN SISTEMA DE MEMORIA

CS

A15-A12 4

0 1 2 3

CS

CS

A11-A0 12 Dirección ROM 16Kx8 Datos 8

I/O7-0

RD WR

RD

A11-A0 12 Dirección RAM 16Kx8 Datos 8

RD WR

A11-A0 12 Dirección RAM 16Kx8 Datos 8

RD WR

DIESIA

Get in touch

Social

© Copyright 2013 - 2024 MYDOKUMENT.COM - All rights reserved.