CLASE 14  TALLER: ENTORNO DE  DESARROLLO  L­EDIT © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 1

TRANSISTORES MOSFET: Un transistor MOSFET de enriquecimiento  consta de 2 terminales (dreno y fuente) de  un tipo de dopado, inmersas en un  sustrato del tipo contrario. Sobre la  separación entre las terminales, existe un  aislante y sobre él un terminal conductor  (puerta) el cual formará el canal de  conducción al atraer electrones o huecos  (según el tipo de canal). © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 2

TRANSISTORES NMOS: Drain Gate

Bulk Source

Símbolo Circuital

© Jaime Alberto Parra Plaza

Drain Gate Source Símbolo Electrónico

CDg ­ 14 ­ 3

TRANSISTOR NMOS: Drain Source

Gate

n+

n+ p

Drain

Bulk & Substrate Diagrama Físico

© Jaime Alberto Parra Plaza

Gate Source Símbolo Digital

CDg ­ 14 ­ 4

ESTRUCTURA NMOS De abajo hacia arriba: • Substrato (tipo p) • Dreno y Fuente (tipo n+) • Óxido de la Puerta (SiO2) • Puerta (polisicio o “poly”) • Aislante (óxido CVD) • Conexiones a las terminales (metal1) © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 5

TRANSISTORES PMOS: Drain Gate

Bulk Source

Símbolo Circuital

© Jaime Alberto Parra Plaza

Drain Gate Source Símbolo Electrónico

CDg ­ 14 ­ 6

TRANSISTOR PMOS: Drain Gate

Source

Drain p+

p+ n­Well

Bulk

p Substrate

Gate Source Símbolo Digital

Diagrama Físico © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 7

ESTRUCTURA PMOS De abajo hacia arriba: • Soporte (tipo p) • Substrato n­Well (tipo n) • Dreno y Fuente (tipo p+) • Óxido de la Puerta (SiO2) • Puerta (polisicio o “poly”) • Aislante (óxido CVD) • Conexiones a las terminales (metal1) © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 8

RELACIÓN DE ASPECTO W/L: L’

W

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 9

PARES  COMPLEMENTARIOS: pFET G nFET

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 10

SECUENCIA DE  FABRICACIÓN CMOS:

• Inicio: Se parte de una oblea tipo p

• Crecimiento Epitaxial: Se hace crecer una delgada capa tipo p  sobre la oblea. Esta capa será el sustrato  de todo el integrado (pantalla de LEdit) © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 11

SECUENCIA DE  FABRICACIÓN CMOS: • Formación de n­Well:

n­Well

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 12

SECUENCIA DE  FABRICACIÓN CMOS: • Definición de áreas activas:

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 13

SECUENCIA DE  FABRICACIÓN CMOS: • Crecimiento del óxido de puerta: En LEdit no es necesario especificar las  capas de óxido, ellas se deducen a partir  de las otras capas.

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 14

SECUENCIA DE  FABRICACIÓN CMOS: • Deposición del polisilicio:

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 15

SECUENCIA DE  FABRICACIÓN CMOS: • Formación del pFET:

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 16

SECUENCIA DE  FABRICACIÓN CMOS: • Formación del nFET:

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 17

SECUENCIA DE  FABRICACIÓN CMOS: • Conexiones con Metal1:

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 18

SECUENCIA DE  FABRICACIÓN CMOS: • Óxido LTO y definición de Vías: Todo el Metal1 se aisla con una capa de  óxido. Cuando no puedan hacerse interconexiones  con Metal1 o cuando se desee hacer las  uniones a los Pads, deben dejarse puntos de  unión con los conductores (Vías). © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 19

SECUENCIA DE  FABRICACIÓN CMOS: • Deposición de Metal2: Metal2 se usa para interconectar  elementos cuando no pueda hacerse  con metal1. También es útil para las conexiones  finales a los Pads.

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 20

LATCH­UP: Es una condición que puede ocurrir en los  circuitos integrados CMOS donde: • El circuito cesa de operar • Hay un consumo excesivo de corriente de la  fuente de poder, que puede causar  sobrecalentamiento y falla del chip • La única forma de sacar el circuito del  bloqueo es reseteándolo por hardware © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 21

LATCH­UP: El origen del latch­up es el orden de capas n  y p que pueden inducir SCRs parásitos: VDD

GND

n+

n+

p+  Bulk & Substrate

p+

p+ n­Well

Bulk

p Substrate © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 22

SOLUCIÓN AL LATCH­UP: • Usar anillos de guarda alrededor de los  transistores: Los NMOS rodearlos de  regiones p+ conectadas a tierra. En los  PMOS, regiones n+ conectadas a VDD. • Respetar todas las reglas de diseño.

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 23

SOLUCIÓN AL LATCH­UP: • Proveer contactos a tierra desde el  sustrato p y a VDD desde el sustrato n  (los pozos n). • Este método, además de evitar el latch­ up, eleva la inmunidad al ruido de los  transistores, así que es el preferido. © Jaime Alberto Parra Plaza

CDg ­ 14 ­ 24

FABRICACIÓN CMOS ANTI  LATCH­UP: • Definición de áreas activas:

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 25

FABRICACIÓN CMOS ANTI  LATCH­UP: • Deposición del polisilicio:

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 26

FABRICACIÓN CMOS ANTI  LATCH­UP: • Formación del pFET:

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 27

FABRICACIÓN CMOS ANTI  LATCH­UP: • Formación del nFET:

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 28

FABRICACIÓN CMOS ANTI  LATCH­UP: • Conexiones con Metal1:

VDD

GND

© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 29



© Jaime Alberto Parra Plaza

CDg ­ 14 ­ 30