1 of 36

Instituto Tecnológico de Costa Rica Escuela de Ingeniería Electrónica EL 3307 Diseño Lógico

Ejercicios Tema: Codificadores, Decodificadores, Multiplexores, Demultiplexores

Recopilación realizada por:

Ing. José Alberto Díaz García

Diciembre 2008

PROBLEMAS. 397 2 of 36

12. Parael comparadorde 4 bits de la Figura 6.80, dibujar cada forma de onda de salida para las entradasque se muestran.Las salidas son activas a nivel ALTO. .oto

-r:-'L-~-J-~

A1

I I I I -+-f-1-1--4-+ 1

I

A2:

-t-f ¡

I

I

.J

AJ

I

Bo~!

U

B2

I

:

I

I

;

1

i

i I

i

i I

i ~

I

I

I

I

1

1

I

I !

L-L

i

1

..-+!

t--1 J-f I-i

BI 1 1

I

:

I

!!U1

I

1

I

11 1

I

-f:---1-+--~-~

! '-4 L BJ-1--J

!!_.I.~ L FIGURA 6.80

13.Paralos

grupos de númerosbinarios, detenninar los estadosde salida para el com-

paradorde la Figura6.22. (.)A~~lAO

= 1100; B)B~IBO = 1001

(b)A~~,Ao= IOOO;B~~lBo= 1011 (c) A~~IAo = 0100;B)B~,BO= 0100 SECCIÓN6.S

Decodificadores 14. Cuando en la salida de cada puerta de decodificación de la Figura 6.81 hay un nivel ALTO, ¿cuáles el código binario que apareceen sus entradas?El bit más significativo (MSB) esAJ.

(a)

At A 1

-.co

rLr-

'--

Az A, (e)

FIGURA 6.81

(d)

lS. ¿Cuáles la lógica de decodificación para cadauno de los siguientescódigos, si se requiereuna salida activa a nivel ALTO (I)? (a) 1101

(b) 1000

(c) 11011

(d) 11100

(e) 101010

(1) 111110

(1) 000101

(b) 1110110

16. Resolver el Problema 13, suponiendoque se requiere una salida activa a nivel BAJO (O).

398

.

FUNCIONES DELA LÓGICA COMBINACIONAL

3 of 36

17. Se deseadetectarúnicamentela presenciade los códigos 101O, 1100,0001 y 1011. Paraindi. car la presenciade dichos códigos se requiere una salida activa a nivel ALTO. Desarrollar la lógica de decodificación mínima necesariaque tenga una única salida que indique cuándo cualquierade estoscódigos se encuentraen las entradas.Paracualquier otro código, la salida ha de ser un nivel BAJO. 18. Si se aplican las fonnas de onda de entradaa la lógica de decodificación de la Figura 6.82, dibujar las fonnas de onda de salida en función de dichas entradas.

Ao-rl. I I Al!

I

I

. Ir1-I

!

I I

I i

.

.

t 1'

I

r

I

j

A2 -J

t-t!

Ao

! ! !

A.

r

A2 FIGURA 6.82 19. Se aplican secuencialmentenúmerosBCD al decodificador BCD-decimal de la Figura 6.83. Dibujar un diagramade tiempos que muestrecada salida en relación con el resto de las señales de salida y con las de entrada. BCD/DEC

o Ao Al

.,rl."

~--~~-:--1--'¡'1 r:-~-~I I

I

I

I

~ A2 ..LJ I r-1

A3 -J

I

I

I

I

I I

~

L-J ,

I

I !

I

I !

I

I

I

I

LJ I r-1

I

I

1 '-

-rL I

I I

I

I

I

,

L--J 1--01L-L !

..

I I

1.1

I III

I

I

I

!

I

4.- '"o Al -'2

1 2 4

1 ) 4-

A]

8

' 6 7""8 "'"-

-

9 74HC42

FIGURA 6.83

20. Un decodificador/excitadorde 7-segmentoscontrola el display de la Figura 6.84. Si se aplican las fonDasde onda de entradaque se muestran,determinar la secuenciade dígitos que aparece en el display.

~

I

~ A. --+--t A2 AJ

Ji

_Rrl t

I

11! f

-L-J--1-J

BCD/7 I

1':

I

1:

::jll t--1

':

I

I

I

!

I!

l' I

¡l~-J. -' I I

:

!!

.

I

I~ :!

t--f I L-

~ Ao

h

Al A2 ~

C d . f

.. FIGURA 6.84

" ,~ ~

,

PROBLEMAS.4 of399 36 SECCiÓN 6.6 21. Suponerque el codificador lógico decimal-BCD de la Figura 6.38 tiene las entradas3 y 9 a nivel ALTO. ¿Cuál es el código de salida?¿Esésteun código BCD (8421) válido? 22. Un decodificador74HCI47 tiene niveles BAJOS de tensión en suspiDes2, 5 Y 12.¿Quécódigo BCD apareceen las salidassi tOdaslas demásentradaSestána nivel ALTO? SECCiÓN 6.7

Convertidores de código 23. Convertir a BCD los siguientesnúmerosdecimalesy luego a binario. (a) 2

(b) 8

(d) 26

(e) 33

(c) )3

24. Explicar )a lógica requeridapara convertir a código Gray un número binario de ) Obits, y utilizar esta lógica para convertir los siguientesnúmerosbinarios: (a) 10)010)0)0

(b) 1111100000

(c) 0000001110

(d) 111111111)

25. Explicar la lógica requerida para convertir a binario un código Gray de 10 bits Y utilizar esta lógica para convertir a binario los siguientescódigos Gray:

SECCIÓN 6.8

(a) 1010000000

(b) 0011001100

(c) 1111000111

(d) 00000oo001

Multiplexores (.electores de datos) 26. En el demultiplexor de la Figura 6.85, determinarla salida para los siguientesestadosde entrada: Do = O, DI= 1, D2= 1, D3= O, So = 1, SI = O MUX

~

l}O'

Do DI

y

D2 D3

FIGURA 6.85 27. Si las entradasde selecciónde datosdel multiplexor de la Figura 6.85 se secuenciantal y como se muestraen las formas de onda de la Figura 6.86, detenninar la forma de onda de salidapara los datosde entradadel Problema26. So

---~ :'I I I I ~

SI

--J

I

L-J

I 1,

:L-_J---l~-J---l I I I I I I I

I I ~t---1

I

LJ

L~

I !

I I

J

I I

I ,

L-

FIGURA 6.86

28. Las formas de onda mosttadasen la Figura 6.87 se aplican a las entradasde un multiplexor de ocho enttadas74LS 151. Dibujar la senalde salida Y. SECCIÓN 6.9

Demultiplexores 29. Desarrollar el diagramade tiempos completo (entradasy salidas)de un 74HCl54 utilizado en una aplicación de demultiplexación en el que las entradasson las siguientes:las entradasde selecciónde datostoman, de forma repetitiva y secuencialmente,los valores generadospor un

400

.

5 of 36

FUNCIONES DELA LÓGICA COMBINACIONAL

contadorbinario que comienzaen 0000, y la enb"adade datos es una cadenade datos serie,en BCD, que representanal número decimal 2468. El dígito menossignificativo (8) es el primero de la secuencia,con el bit menossignificativo en primer lugar, y deberáapareceren los cuatro primeros bits de la salida. So SI

Entradasde selección

:: ;;

I

----l-LJ ~

S~ "

~-,

I

:

¡ :I¡; ir:: I I

I

I I I

I I I

t

-1 I

L

¡ t-.t~-:1'!:1 !¡¡

I

I

I

I

I

I

f

I

I

1

¡

:

¡

¡!

1 I

I 1

i

Do DI

I I

I

I I 1 IIII

I

I

I

I

I

1

I 1

I I

I I

1

I

I

I

I

I

I I

I 1

¡!!

1:

J!

D)

D 4

1

::

I

~ "i

¡ i

I

~;

I 1

I I

111

¡¡

llJ---t---t-' :i. ¡

!.

1

I

I

--t~~rl ~¡!¡¡I

D.1

I 1

I I

: 'T

°6

II II J I

-

¡ ¡

I 1

1 1

I 1 1

1 1

I I I

I 1 I

1 1 I

IH r-

1-1--1-11 I 1 1 I

I

I

i

f

1!

--++---~..-r1-1~ I

¡-~--4-~---1

D2

::

1'1

H 1:--1 ¡ H Ir ¡ 11; H:

~

Entradas de datos

::

rTr ,1 ¡ I

I I 1

I I I

I I

I I I I

1

1

1

I

I

I

1

I

I

I

t "r:'t1 ¡ ; i

i

r i ;

¡I I

I 1

I I

¡I11

1 I

I 1

I

I

I

I

I I

I I

I I

I I

I

11

1 I

1 I

I

!! 1 ~

1 1

:! r-11L-J-1 l' L-1 I I I1 1

1 I

1 J1 I

i

FIGURA 6.87

SECCIÓN 6.10

Duración debit ~ Ao

+-J I:: S-T--l---l-J .J-l.-1--T-1-J-'

A) A2

I

I

I

I I

I

r-i!!

A3

,

~

l' I

I

I

I

I

I

¡III

I

¡

:! I I

I

I

I

I

I

I

I

I

I

I

I

::.

II

I

U1 I j!

~

FIGURA 6.88

31. Determinar las salidas EImpar y EPar de un generador/comprobadorde paridad 74LS280 de 9 bits, para las entradasde la Figura 6.89. Utilice la tabla de verdad de la Figura 6.59. SECCIÓN 6.11

Localización de ayerias 32. El sumadorcompleto de la Figura 6.90 se pruebabajo todas las condiciones de entradaposibles, con las señalesde entradaindicadas.A partir de la observaciónde las señalesE y Caut' ¿funcionacorrectamente?Si la respuestaes no, ¿cuáles la causamás probable de fallo? 33. Enumerarlos posibles fallos de cada codificador/display de la Figura 6.91. 34. Desarrollar un procedimientode pruebassistemáticopara verificar el funcionamiento completo del codificador de teclado de la Figura 6.42.

PROBLEMAS. 401 PAR

I

IMPAR Ao

A

I

í

I

i

I

!:: !

:! It :! :! !: --l__t 1-.o-J-l_J---1_-..-:-1 1_[-1--1___1.._1 I I 1

I -

A..

1

í

I

-:!

I I

!

.

I

I

I

I

I

I

I

I

¡

!I1

I

I

A4

_

L_j-t-i_.l_s.-:--1 1 I I

5

A

I¡

1t

I

I

lit

¡

1

I

I

I

¡t-_!!1 iI I

JJ.I!

A7

A

18

E

I

,

I

I

..

~~

- -~ r-l

,i I I

I

!

:

:

I I

c- -

I

I

I

:

I

I

I

t I

I I

I I

!

J

"t~j1

FIGURA 6.89

:

:i i:

~

t-1 i

I

I

:

1---4--r---T-.l' I I I I I

--' t-1 J--.ft-1 '-"' ~

---:~!

I

I!!!

6

C..

I

__1...1___r1__Ji___J"-

A

B,

I

A3

!

6 of 36

;:' ¡r--1I I

I

I

I

I I

I ,

I

FIGURA 6.90

(a)

(c)

(b)

FIGURA 6.91 35. Hay que probar el convertidor BCD-binario fonDadopor cuatro sumadoresque se muestraen la Figura 6.92. En primer lugar, hay que verificar que el circuito convierte de BCD a binario. El procedimiento de prueba requiere la aplicación secuencialde númerosBCD, comenzando por 0109 para comprobarque la salida binaria es la correcta.¿Quésíntomao síntomasaparecerían en las salidasbinarias si ocurrieran cadauno de los siguientesfallos? ¿Cuál es el número BCD para el que se detectapor primera vez cada error? (a) La entradaAl está en circuito abierto (sumador superior). (b) Coutestá en circuito abierto (sumadorsuperior). (c) La salida E4 está cortocircuitada a masa(sumador superior). (d) La salida 32 está cortocircuitada a masa(sumador inferior).

402

.

FUNCIONES DELA LÓGICA COMBINACIONAL

Salida binaria de 7 bits

7 of 36

FIGURA 6.92

36. En el display con multiplexación de la Figura 6.52, detenninar la causa(o las causas)másprobable para cadauno de los siguientessíntomas: (a) El display del dígito B (el más significativo) no se enciende. (b) Ninguno de los displays de 7-segmentosse enciende. (c) El segmentof de ambosdisplays apareceencendidosiempre. (d) Hay un parpadeovisible en los displays. 37. Desarrollar un procedimiento sistemáticopara probar exhaustivamenteel CI selectorde datos 74LS151. 38. Durante las pruebasdel sistemade transmisión de datos de la Figura 6.60, se aplica un código a las entradasDo a D6 que contiene un número impar de ls. Se introduce deliberadamente un único bit erróneo en la línea de transmisión serie entre el multiplexor y el demultiplexor, pero el sistemano detectael error (salida de error = O). Tras algún tiempo de investigación, se verifican las entradascon el comprobadorde paridad par y se encuentraque en Do a D6 hay un número par de 1s, como se esperaba,y también se compruebaque el bit de paridad D7 es l. ¿Cuálesson las posibles razonesde que el sistemano indique el error? 39. Describir de forma generalcómo probaríamosel sistemade transmisión de datos de la Figura 6.60 y especificarun método de introducción de erroresde paridad.

Aplicacióna los sistemasdigitales 40. El bloque de la lógica de salida del semáforo se implementa en el sistemausando lógica de función fija mediante un 74LS08 con puertas AND operando como puertas negativa-NOR.

PROBLEMAS. 8 of 36 403 Utilizar un 74LSOO(puertasNAND cuádruples)y cualquier otro dispositivo que seanecesano para generarsalidasactivas a nivel BAJO para las entradas 41. Implementar la lógica de salida del semáforo con el 74LSOOsi se necesitansalidasactivas a nivel BAJO.

Problemasespecialesde diseño 42. Modificar el diseño del sistema de multiplexación del display de 7-segmentosde la Figura 6.52 para permitir visualizar dos dígitos adicionales. 43. Utilizando la Tabla 6.2, escribir las expresionesde suma de productos para E y CouIde un sumador completo. Utilizar un mapa de Karnaugh para minimizar las expresionesy luego implementarlasempleandoinversoresy lógica AND-OR. Indicar cómo se puede reemplazar la lógica AND-OR con selectoresde datos 74LS151. 44. Implementar la función lógica especificadaen la Tabla 6.12 utilizando un selector de datos 74LS151.

TABLA 6.12

45. Utilizando dos de los módulos sumadoresde 6 posicionesde la Figura 6.14, diseñarun sistema de votación de 12 posiciones. 46. El bloque sumadordel sistemade control y recuento de pastillas de la Figura 6.93 realiza la sumadel número binario de 8 bits del contadory del número binario de 16 bits del registro B. El resultadode la suma se almacenaen el registro B. Utilizar circuitos 74LS283 para implementar esta función y dibujar un diagrama lógico completo que incluya la numeraciónde los piDes.Revise el funcionamiento del sistemaen el Capítulo l. 47. Utilizar circuitos 74HC85 para implementar el bloque comparador del sistema de control y recuentode pastillas de la Figura 6.93 y dibujar un diagrama lógico completo que incluya la numeraciónde pines. El comparadorcomparael número binario de 8 bits (en realidad sólo se requierensietebits) del convertidor BCD-binario con el número binario de 8 bits del contador.

404.

9 of 36

DE LA LÓGICA

f.DCDCD

~ffi~ [[JDCD

C