TEMA 9. MEMORIAS SEMICONDUCTORAS

http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg

IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

1

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introducción: conceptos básicos - Memorias de acceso aleatorio  Diagrama lógico  Operaciones básicas  Estructuras y organización  Expansión de memorias - Memorias de acceso secuencial  Organización  Tipos

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

2

TEMA 9. MEMORIAS SEMICONDUCTORAS INTRODUCCIÓN  Memoria: elemento fundamental de todo sistema microordenador  Almacenamiento  datos  instrucciones de programa  variables de trabajo o datos de interés para el proceso  Unidad de memoria: dispositivo electrónico capaz de almacenar información, de modo que el elemento que se sirva de ella pueda acceder a la información solicitada en cualquier momento

http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

3

TEMA 9. MEMORIAS SEMICONDUCTORAS INTRODUCCIÓN: CONCEPTOS BÁSICOS  Punto de memoria

64 x 1

4 bits

1 bit

16 posiciones

 Organización: N = m x n1 – Palabra : m – Longitud de la palabra: n1

8 posiciones

 Capacidad de la memoria : N

8 bits

16 x 4

 Selección o direccionamiento: m= 2n2  Tiempo de acceso  Tasa de lectura y escritura  Caudal

64 posiciones

8x8

: :

Punto de memoria Matriz de almacenamiento de 64 celdas (64 bits), organizada de tres formas diferentes: Matriz 8 X 8 (a), matriz 16 X 4 (b) o Matriz de 64 X 1 (c). Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

4

TEMA 9. MEMORIAS SEMICONDUCTORAS INTRODUCCIÓN: CLASIFICACIÓN DE MEMORIAS

JERARQUÍA DE MEMORIAS EN UN SISTEMA MICROORDENADOR

VELOCIDAD Máxima

 Registros de operación

CAPACIDAD Baja

 Memoria principal (RAM y ROM)

Alta

Media-Baja

 Memoria secundaria o auxiliar

Baja

Muy Alta

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

5

TEMA 9. MEMORIAS SEMICONDUCTORAS INTRODUCCIÓN: CLASIFICACIÓN DE MEMORIAS

DESDE EL PUNTO DE VISTA DE SU FABRICACIÓN Dependiendo de la realización física de la celda de memoria: Memorias estáticas  Acceso por impulsos eléctricos: biestables (RAM estáticas)  Acceso por haces luminosos  Memorias dinámicas  Información en movimiento: memorias CCD  Soporte en movimiento: Cintas magnéticas y discos Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

6

TEMA 9. MEMORIAS SEMICONDUCTORAS INTRODUCCIÓN: CLASIFICACIÓN DE MEMORIAS

SEGÚN SEA EL TIPO DE ACCESO A LA MEMORIA

 Memorias de acceso aleatorio, directo o selectivo  El tiempo de acceso no depende de la localización de la celda de memoria.  Memorias de acceso secuencial o serie Se llega a la localización deseada a través de una secuencia que depende de la posición de la misma.

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

7

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introducción: conceptos básicos - Memorias de acceso aleatorio  Diagrama lógico  Operaciones básicas  Estructuras y organización  Expansión de memorias - Memorias de acceso secuencial  Organización  Tipos

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

8

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO: Random-Access-Memory  Tiempo de acceso independiente de la posición Dirección

n2

Control de Lectura/escritura

1

Memoria de acceso aleatorio (RAM)

Entrada de información

n1 n1 Salida de información

1 Orden de ciclo 1

Inhibición de Lectura/escritura

D. Pardo, et al. 2006

Diagrama lógico de memoria RAM

Bus de datos, bus de direcciones y bus de control  Ejemplos bus de direcciones. Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

9

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO  Ejemplo de operación de lectura: 1. Código binario del registro de direcciones al bus de direcciones - Decodificación de ese código 2. Orden de lectura 3. Copia del bit (no destructiva) se carga al registro de datos

Floyd, T. 2000

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

10

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO  Organización de la memoria: 2D o lineal Conjunto de células

Posición 1 Bit 1

-Un único decodificador

Bit 2

Bit

n1

1

n2

n1 Posición i

Decodificador

- Terminales de salida del decodificador = m

Variables de dirección

i

2

n

Bit 1

Bit 2

Bit

n1

2

n1 Posición 2 Bit 1

n

2

Bit 2

Bit

n1

n1 D. Pardo, et al. 2006

Terminales de entrada o salida de información

Control de lectura/escritura

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

11

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO  Organización de la memoria: 3D o por coincidencia

Bit 1

Bit

Bit 1

Bit

Bit 1

Bit

Bit 1

Bit

n1

n1

x1

Decodificador

- 2 Decodificadores

Conjunto de células

Posición 1

n2/2

xi

X

2

n1

n1

n2

/2

Variables de dirección

n2/2

Decodificador

y1 n

Posición 2 Bit 1

y

2

Bit

n1

Bit 1

2

Bit

n1

n2

/2

n1 S. Dormido, et al. 2000

Terminales de entrada o salida de información

D. Pardo, et al. 2006

Control de lectura/escritura

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

12

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO Floyd, T. 2000

Ejemplo organización 3D

Diagrama lógico y Configuración de la matriz de memoria SRAM de 32 K x 8.

NOTA: El bus de datos tiene buffers triestado (permiten que las líneas de datos actúen como entrada y como salida)

NOTA: tenemos tres líneas de control activas por bajo: CS (chip select), WE (write enable), OE (output enable)

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

13

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO Ejemplo organización 3D 215 (32K) líneas de dirección: •8 líneas van al decodificador de filas: 256 filas •7 líneas van al decodificador de columnas: 128.

Floyd, T. 2000

Diagrama de bloques 3D de la memoria SRAM de 32 K x 8. NOTA: los decodificadores van dentro de la pastilla de memoria Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

14

TEMA 9. MEMORIAS SEMICONDUCTORAS EJEMPLOS PRÁCTICOS

64Kb 8Kx8 Static RAM

CY7C185-20PXC

http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

15

TEMA 9. MEMORIAS SEMICONDUCTORAS EJEMPLOS PRÁCTICOS 64Kb 8Kx8 Static RAM

CY7C185-20PXC

http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

16

TEMA 9. MEMORIAS SEMICONDUCTORAS EJEMPLOS PRÁCTICOS 64Kb 8Kx8 Static RAM

CY7C185-20PXC

http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

17

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO  Memorias activas: atendiendo a la forma de realizar la lectura y la escritura:  Escritura y lectura no simultáneas

Dirección

n2

Control de Lectura/escritura

1

Memoria de acceso aleatorio (RAM)

Entrada de información

n1 n1 Salida de información

1 Orden de ciclo 1

Inhibición de Lectura/escritura

D. Pardo, et al. 2006

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

18

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO  Memorias activas:  Escritura y lectura simultáneas: necesita dos buses de direcciones Dirección de escritura

n2

n1

Control de escritura 1 Dirección de lectura

n2

Memoria de acceso aleatorio (RAM)

Entrada de información n1 Salida de información

Control de lectura 1 D. Pardo, et al. 2006

 La gran complejidad de la realización física hace que sólo existan en circuitos de pequeña capacidad: almacenamiento de resultados en ALUs Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

19

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO  Memorias activas:  Escritura y lectura de acceso múltiple Control de escritura A

D. Pardo, et al. 2006

1

Salida A Dirección A

n2 n2

Memoria de acceso aleatorio (RAM)

Salida B n1 n1

Dirección B Control de lectura A

n1

Entrada A 1

1

Control de lectura B

 Dos buses de datos (A y B) y dos buses de direcciones (A y B), de los cuales el B sólo se puede utilizar para lectura. Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

20

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO: CLASIFICACIÓN PERSISTENCIA DE LA INFORMACIÓN  El parámetro “permanencia” o “persistencia” de la información, que se mide de forma cualitativa por la diferencia entre el tiempo de lectura y escritura, permite clasificar las memorias de acceso aleatorio en: Memorias activas (RAM): tiempos R/W del mismo orden de magnitud. Volátiles: la información desaparece con la tensión de alimentación  Dependiendo del tipo de celda, se dividen en RAM ESTATICA: SRAM RAM DINAMICA: DRAM  Memorias pasivas (ROM): tiempos W mucho mayores No volátiles Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

21

TEMA 9. MEMORIAS SEMICONDUCTORAS EJEMPLOS DE PUNTOS DE MEMORIA RAM ESTATICA SRAM (Static Random Access Memory) Se compone de celdas formadas por flip-flops (biestables) construidos generalmente con transistores MOSFET. VDD

T3

T4 T6

T5 Q

Q

I

I T1

T2

Célula de memoria RAM estática

a) Línea de selección

 Mantiene los datos siempre y cuando esté alimentada.

D. Pardo, et al. 2006

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

22

TEMA 9. MEMORIAS SEMICONDUCTORAS EJEMPLOS DE PUNTOS DE MEMORIA RAM DINAMICA DRAM (Dinamic Random Access Memory) Se compone de celdas de memoria construidas con condensadores. Las celdas de memoria son de fabricación más sencillas en comparación a las SRAM, lo cual permite construir memorias de gran capacidad.

http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

23

TEMA 9. MEMORIAS SEMICONDUCTORAS

Memoria

Ventajas

Desventajas

SRAM

•La velocidad de acceso es alta. •Para retener los datos solo necesita estar polarizada. •Son mas fáciles de diseñar.

•Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. •Mayor costo por bit. •Mayor consumo de Potencia.

DRAM

•Mayor densidad y capacidad. •Menor costo por bit. •Menor consumo de potencia.

•La velocidad de acceso es bajar. •Necesita recargar de la información (refrescar) almacenada para retenerla. •Diseño complejo.

Debido al alto coste de fabricación de la SRAM y a su alta velocidad, su uso más común está en la memoria caché de los ordenadores.

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

24

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO  Memorias pasivas (no volátiles):  Memorias totalmente pasivas (Read Only Memory, ROM) -La escritura se realiza en el proceso de fabricación

 Memorias pasivas programables (PROM):  Solo lectura (Programmable Read Only Memory, PROM) -Único proceso de programación : hilos fusibles

 Memorias pasivas programables (Erasable Programmable Read Only Memory, UV-EPROM) - Disposición circuital especial y escritura con tensiones elevadas

 Memorias programables de sólo lectura borrables eléctricamente (Electrically Erasable Programmable Read Only Memory, EEPROM)  Memorias FLASH

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

25

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO Memorias programables de sólo lectura borrables eléctricamente (Electrically Erasable Programmable Read Only Memory, EEPROM)

http://en.wikipedia.org/wiki/File:Eprom.jpg

(* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. )

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

26

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: ROM

Floyd, T. 2000

Floyd, T. 2000

Celda de una ROM

Matriz ROM de 16 x 8 bits Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

27

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO  Una memoria FLASH

http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

28

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introducción: conceptos básicos - Memorias de acceso aleatorio  Diagrama lógico  Operaciones básicas  Estructuras y organización  Expansión de memorias - Memorias de acceso secuencial  Organización  Tipos

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

29

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO: expansión de memorias BLOQUES FUNCIONALES  Integración de memorias en bloques de una cierta capacidad  Combinación de bloques para lograr el número de posiciones y bits de posición deseado

¿CÓMO COMBINAR LOS BLOQUES?

http://en.wikipedia.org/wiki/File:Pair32mbEDO-DRAMdimms.jpg

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

30

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NÚMERO DE BITS POR POSICIÓN RAM n

2 2 x n1 n1

n1

RAM n

2 2 x n1

n1

Entrada de información

Variables de dirección

n1

n2 Salida de información

Control de lectura/escritura Inhibición de lectura/escritura

n1

RAM n

2 2 x n1

n1

D. Pardo, et al. 2006

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

31

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NÚMERO DE BITS POR POSICIÓN: Ejemplo

Floyd, T. 2000

Utilización de dos memorias SRAM de 1 M X 4, para crear una SRAM de la misma capacidad y doble número de bits: 1 M X 8 Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

32

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO

AUMENTAR EL NÚMERO DE POSICIONES

Floyd, T. 2000

Utilización de dos memorias RAM de 524k X 4, para crear una RAM de 1 M X 4 Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

33

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO

Bloque 1 RAM n

2 2 x n1

Bloque 2 RAM

Variables de dirección

AUMENTAR EL NÚMERO DE POSICIONES

Entrada de información

n

2 2 x n1

(bits menos significativos)

n1

n2 Control de lectura/escritura

n1 Bloque2

Inhibición de lectura/escritura

n'

2

Salida de información

RAM n

2 2 x n1

Entrada de inhibición

Decodificador n'2 entre 2

n'

D. Pardo, et al. 2006

2

Variables de dirección (bits más significativos)

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

34

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NÚMERO DE POSICIONES Y EL NÚMERO DE BITS: 1K x 8 Variables de dirección (A0 a A7)

8 R/W

RAM 1K 256 x 4

RAM 1K 256 x 4

RAM 1K 256 x 4

RAM 1K 256 x 4

4 4

RAM 1K 256 x 4

Entrada de inhibición

RAM 1K 256 x 4

RAM 1K 256 x 4

RAM 1K 256 x 4

Bus de entradasalida de información

Decodificador 2 entre 4 D. Pardo, et al. 2006

A8

A9

Variables de dirección

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

35

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO ALEATORIO: expansión de memorias MODULOS SIMM y DIMM  Tarjetas de circuito impreso donde se montan las memorias con las conexiones a un terminal de borde  Van insertadas en zócalos  Módulos SIMM: Single In-line Memory Module  30 contactos (256kb, 1Mb,.., 16Mb) y n1= 8 bits  72 contactos (1 Mb, 2Mb, …., 32 Mb, 64 Mb) y n2= 32 bits  Módulos DIMM: Dual In-line Memory Module:  64 bits y mayor capacidad  Contactos eléctricos separados en cada lado del módulo http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

36

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introducción: conceptos básicos - Memorias de acceso aleatorio  Diagrama lógico  Operaciones básicas  Estructuras y organización  Expansión de memorias - Memorias de acceso secuencial  Organización  Tipos

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

37

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO SECUENCIAL  Tiempo que tarda en leerse o grabarse una posición depende de su situación física en el interior de la memoria

http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg

¡PERO TAMBIÉN MEMORIAS DE SEMICONDUCTOR!

Entradas de información

http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg

MEMORIA SERIE

Órdenes de desplazamiento

Salidas de información D. Pardo, et al. 2006

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

38

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO SECUENCIAL: ORGANIZACIÓN de la información  Bit a bit:  Se colocan en serie las posiciones y los bits de cada posición  Único terminal de entrada y otro de salida  Terminal de control: desplazamiento D. Pardo, et al. 2006

1 Entrada de información

MEMORIA SERIE

1 Salida de información

Órdenes de desplazamiento Posición 2

Posición 1 Entrada

Bit 1

Bit Bit n1 1

Posición 2 Bit n1

Bit 1

n

2

Bit n1

Salida

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

39

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO SECUENCIAL

 Posición a posición: Se colocan en serie las posiciones y los bits de cada posición se colocan en paralelo. n1

n1 memorias serie de un único terminal de entrada y otro de salida colocadas en paralelo.

Entradas de información

MEMORIA SERIE

n1 Salidas de información

Órdenes de desplazamiento D. Pardo, et al. 2006

Clasificación según las ordenes de W/R sobre el desplazamiento:  Registros de desplazamiento  Memorias FIFO  Memorias LIFO Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

40

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO SECUENCIAL  Registros de desplazamiento: una orden R/W desplaza la información una posición en la memoria  Estáticos: - Pueden anularse los pulsos de desplazamiento - Constituidos por biestables síncronos y conectados en serie.

Dinámicos: - Los impulsos no pueden

anularse pues desaparece la información  recirculación en el interior del registro - Se necesita contador para leer/escribir en una posición de memoria

n1

REGISTRO DE DESPLAZAMIENTO DINÁMICO

Generador de impulsos

- Células básicas sencillas

n1

Contador

n2

Dirección de memoria

D. Pardo, et al. 2006

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

41

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO SECUENCIAL Pos.

 Memorias FIFO (First-In-FirstOut)

Entrada de 2 información

n 2

Pos. Pos. Pos. 2 1 Salida de 3 información

Memoria vacía I1 I1

 Ejemplo de operaciones de lectura y escritura

1ª operación de escritura I2

I2

I1

2ª operación de escritura I3

I3

I2

I1

3ª operación de escritura

I3 D. Pardo, et al. 2006

I1 I2

1ª operación de lectura

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

42

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO SECUENCIAL  Memorias FIFO (First-In-First-Out) Floyd, T. 2000

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

43

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO SECUENCIAL

 Diferencias entre registro de desplazamiento y memoria FIFO

Floyd, T. 2000

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

44

TEMA 9. MEMORIAS SEMICONDUCTORAS MEMORIAS DE ACCESO SECUENCIAL

Pos. Pos. Pos. 1 2 3

Pos.

Entrada

 Memorias LIFO (Last-In-First-Out)

n

22

Salida Memoria vacía Entrada

I1 I1

Salida Entrada

1ª operación de escritura I2 I2

 Sección de la RAM se usa como pila (Stak) en la que no se desplazan los registros sino que se mueve el tope de pila: StackPointer

I1

Salida 2ª operación de escritura Entrada

I3 I3

I2

I1

Salida 3ª operación de escritura Entrada I2 Salida

I1

I3 1ª operación de lectura

D. Pardo, et al. 2006

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

45

TEMA 9. MEMORIAS SEMICONDUCTORAS

EN RESUMEN, EN UN PC TENEMOS

 CPU: Registros y caché (SRAM)  ROM  PRINCIPAL: RAM (DDR2 SDRAM)  SECUNDARIA: Disco Duro

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

46

TEMA 9. MEMORIAS SEMICONDUCTORAS EJEMPLOS PRÁCTICOS DRAM

16 Meg x 4 bit

http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

47

TEMA 9. MEMORIAS SEMICONDUCTORAS EJEMPLOS PRÁCTICOS DRAM

16 Meg x 4 bit

http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

48

TEMA 9. MEMORIAS SEMICONDUCTORAS EJEMPLOS PRÁCTICOS

UV EPROM 8 Kb x 8 bit

http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

49

TEMA 9. MEMORIAS SEMICONDUCTORAS EJEMPLOS PRÁCTICOS

UV EPROM 8 Kb x 8 bit

http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

50

TEMA 9. Anexo: MEMORIAS SEMICONDUCTORAS

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

51

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA  Células de memoria activas  Célula básica bipolar: se basa en la interconexión de dos inversores (circuito de Eccles-Jordan). Configuración 2D VCC

R

R

 La línea de selección activa la salida de información, de modo que el dígito almacenado puede ser leído

D. Pardo, et al. 2006

Q T1

T2

Q L1 Salida de información L2

Línea de selección E1

E2

Entrada de información

Control de escritura

 En escritura, se activan las entradas de información y con la línea de selección activa se almacena el dígito elegido en el circuito

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

52

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA  También puede realizarse con una configuración 21/2D VCC

A otras células

A otras células

R

R

Línea de datos

Línea de datos ED

T2

T1

ED EY'

EY EX

X

EX'

Y D. Pardo, et al. 2006

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

53

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA  Células de memoria activas  Células MOS estáticas VDD

 La línea de selección actúa de manera similar al caso de la célula bipolar

T4

T3

T6

T5 Q

Q

I

I T1

T2

 Un “1” en dicha línea activa la conducción en los transistores laterales y extrae la información hacia las líneas de datos

a) Línea de selección D. Pardo, et al. 2006

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

54

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA  Células de memoria activas

Selección de lectura

 Células MOS dinámicas

Entrada de información

Línea de selección

D

Salida de información

D

T5

Selección de escritura

T6 T1

T3

I

D. Pardo, et al. 2006

Célula MOS dinámica (3 transistores)

T

Señal de control C1

C2

A D. Pardo, et al. 2006

 Requieren menos transistores que las estáticas  menos superficie y mayor capacidad  La información se almacena en la capacidad puerta-fuente de los transistores (C1 y C2 capacidades parásitas)  Es necesario refrescarlas (regrabado) periódicamente  amplificador Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

55

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA

 Células de memoria pasivas  Sólo pueden ser leídas

V+

 Las EPROM tienen un transistor adicional de puerta aislada, que si está cargado conduce (almacena un cero) y si no está en corte y almacena un “1”

V+

V+

Posición 1

Variables de dirección V+

V+

n

V+

V+ Posición 2

x0 Decodificador

 Son no volátiles  Pueden ser también realizadas con transistores MOSFET, eliminando aquellos en los que se quiera almacenar un “1” lógico (espesor de óxido mayor)

V+

x1

Bit1

x2n-1 V+

V+

Terminales de salida

V+

V+

Bit4

Posición 2n R1

R1 T

R2

T

T

T R2

R1

R1 R2

R2

D. Pardo, et al. 2006

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

56

ANEXO: CÉLULAS DE MEMORIA VDD

TIPOS DE CÉLULAS DE MEMORIA TC

TC

TC

D. Pardo, et al. 2006

TL

TP

TL

TP

TL

TP

TL

TP

TL

TP

TL

TP

TL

TP

TL

TP

TL

TP

X0 Decodificador

 Ejemplo EPROM

Salida de información

X1

X2n/2 -1 Y0 Y1

n/2

Variables de dirección

n/2

Y2n/2 -1

Decodificador

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

57

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA Entradas en paralelo asíncronas

 Memorias de acceso serie  Registros de desplazamiento estáticos

 Desplazamiento hacia la derecha

R

J Entradas en serie

T K S

Q'

K S

T

D

Q'

K S

Impulsos de desplazamiento

Q'

Salida en serie

Q'

Salidas en serie

D. Pardo, et al. 2006

D

Q

T

T Q'

 Desplazamiento hacia la izquierda

Q

Q

T

Salidas en paralelo

Q

R

J

Q

T

Impulsos de desplazamiento

D

R

J

Q

D

Q

T Q'

Q'

Entrada en serie

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

58

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: RAM ESTATICA: SRAM

http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg

Célula típica de almacenamiento de una RAM estática, que muestra símbolos simplificados de transistor

Floyd, T. 2000

Matriz básica de la memoria SRAM Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

59

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA:

Floyd, T. 2000

RAM DINAMICA: DRAM

Floyd, T. 2000

Floyd, T. 2000

Celda de una RAM dinámica MOS

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

60

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA:

Proceso de lectura en una Celda de una RAM dinámica MOS http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png

RAM DINAMICA: DRAM

Proceso de escritura en una Celda de una RAM dinámica MOS http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

61

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: RAM DINAMICA: DRAM

Floyd, T. 2000

Raúl DINAMICA Rengel Estévez:de [email protected] Diagrama de bloques de una RAM 1Mx1

María Jesús Martín Martínez : [email protected]

62

ANEXO: CÉLULAS DE MEMORIA TIPOS DE CÉLULAS DE MEMORIA: ROM

Floyd, T. 2000

Floyd, T. 2000

Celda de una ROM

Matriz ROM de 16 x 8 bits Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

63



Agradecimientos  Daniel Pardo Collantes, Área de Electrónica, Departamento de Física Aplicada. Universidad de Salamanca.



Referencias  Pardo Collantes, Daniel; Bailón Vega, Luís A., “Fundamentos de Electrónica Digital”.Universidad de Salamanca. Ediciones Universidad de Salamanca. 2006.  http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg  http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg  http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf  http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg  Floyd, Thomas. Fundamentos de sistemas digitales, Pearson Alhambra (2000)  http://en.wikipedia.org/wiki/File:Eprom.jpg  http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg  (* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. )  http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png  http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png  http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf  http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf  Dormido, Sebastián; Canto, Mª Antonia; Mira, José; Delgado, Ana E., “Estructura y tecnología de computadores”, Ed. Sanz y Torres (2000)  http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg  http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg  http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif

Raúl Rengel Estévez: [email protected] María Jesús Martín Martínez : [email protected]

64