Prácticas Circuitos Electrónicos. 2ºT
http://www.dinel.us.es/ASIGN/CE_2T
PRÁCTICA 5. CIRCUITOS CONTADORES SÍNCRONOS 1. Objetivo El objetivo de esta
Story Transcript
UD.-5. Circuitos secuenciales: análisis y diseño de registros y de contadores. José Gorjón
Índice
Objetivos. Introducción.
Análisis de registros de almacenamiento. Análisis de registros de desplazamiento. Circuitos de aplicación con registros. Análisis de circuitos contadores y divisores de frecuencia asíncronos con biestables integrados. Análisis de circuitos contadores y divisores de frecuencia síncronos con biestables integrados. Programmable Logic Design (PLD)
1
Objetivos.
Registros de almacenamiento. Registros de desplazamientos. Contador en anillo y Johnson. Circuitos contadores, con biestables. Circuitos divisores de frecuencia. Circuitos contadores asíncronos. Circuitos contadores síncronos.
Clasificación de los registros
Registros de almacenamiento
Por Flanco Por latch
Registros de desplazamiento
Entrada serie/Salida serie Entrada paralelo/Salida paralelo Entrada paralelo/Salida serie Entrada serie/Salida paralelo
2
Registros de almacenamiento Por Flanco Por Latch
Registro de almacenamiento con biestables por flanco.
3
Registro de almacenamiento con biestables por latch. 7475 y 7477
Registros de desplazamiento. Shift Register Entrada serie /salida serie. Entrada paralelo / salida serie. Entrada paralelo / salida paralelo. Entrada serie /salida paralelo.
4
Entrada serie /salida serie.
¿Entrada serie / salida paralelo?
Registro de desplazamiento E.Serie/S.Serie y E.Serie/S.Paralelo
5
Registro E.Serie/S.Serie 7491
Registro Entradas Serie/Salida Paralelo 74164
6
Entrada paralelo / salida paralelo. Entrada serie /salida paralelo.
Registro E.Paralelo/S.Serie 7494
7
Registro E.Serie/S.Serie E.Paralelo/S.Serie 74166
Registros Universales
7495 74194
8
Registro Universal 7495
Desplazamiento serie izquierda con el 7495
9
Símbolo del registro universal 74194
Diagrama lógico del 74194
10
Tabla de funcionamiento del 74194
Cronograma de funcionamiento del 74194
11
Circuitos de Aplicación con Registros. Contador en Anillo. Contador Johnson.
Contador en anillo de 5 bits
12
Contador Johnson de 5 bits
13
Diagrama de bloques de un contador y un divisor de frecuencia.
Contadores asíncronos
14
Contador Incremental (flip-flop T)
Contador Decremental (flip-flop T)
15
Circuito contador binario de módulo 16
Cronograma de funcionamiento del contador binario de módulo 16
16
Retardo de propagación al pasar del estado 1111 al 0000
Cronograma de funcionamiento con tiempos de retardo.
17
Contador binario descendente de módulo 16.
Cronograma de funcionamiento del contador binario descendente de módulo 16.
18
Contador Up-Down de modulo 8
Contador Up-Down de modulo 8 mejorado.
19
Contador BCD asíncrono
Cronograma del contador asíncrono BCD.
20
Dado electrónico con biestables J-K.
Contadores síncronos.
21
Contador de 4 bits
Contador sincrono (Flip-flop T)
22
Contador 4 bits (Flip-flop D)
Contador con carga paralelo
23
Ejercicios.
Contador BCD síncrono. Dado electrónico con biestables J-K síncrono.
El 74190
24
Cronograma de funcionamiento del 74190
Contador de 0 a 999 con C.I 74190 conexión asíncrona
25
Contador de 0 a 9999 con C.I 74190 conexión síncrona o propagación anticipada
Contador de 0 a 999 con C.I 74190 conexión seudoasíncrona.
26
El 74191
Cronograma de funcionamiento del 74191
27
Dado electrónico realizado con el 74191
Programmable Logic Design (PLDs) PAL PLA PLD CPLD FPGAs
JOSE GORJON
1-68
28
UD-6 y 7 Circuitos Secuenciales.
Simple Simple PLA PLA
JOSE GORJON
1-69
UD-6 y 7 Circuitos Secuenciales.
PAL PAL versus versus PLA PLA
JOSE GORJON
1-70
29
UD-6 y 7 Circuitos Secuenciales.
SPLD SPLD Architectures Architectures (PAL) (PAL)
JOSE GORJON
1-71
UD-6 y 7 Circuitos Secuenciales.
Programmable Programmable Logic Logic - PLD PLD ¾ Programmable AND plane ¾ Fixed OR plane ¾ “Registered” outputs (flipflops)
JOSE GORJON
1-72
30
UD-6 y 7 Circuitos Secuenciales.
Macrocélula Macrocélula de de una una AMD AMD 22V10 22V10
JOSE GORJON
1-73
UD-6 y 7 Circuitos Secuenciales.
CPLD CPLD Architecture Architecture
JOSE GORJON
1-74
31
UD-6 y 7 Circuitos Secuenciales.
JOSE GORJON
1-75
UD-6 y 7 Circuitos Secuenciales.
JOSE GORJON
1-76
32
UD-6 y 7 Circuitos Secuenciales.
FPGA FPGA Architecture Architecture
JOSE GORJON
1-77
UD-6 y 7 Circuitos Secuenciales.
SRAM SRAM yy OTP OTP Logic Logic Cell Cell
JOSE GORJON
1-78
33
UD-6 y 7 Circuitos Secuenciales.
Categories Categories of of FPGAs FPGAs
¾ SRAM based ) – Volatile configuration ( lost when power off) ) – Need external support to download configuration data ) – Easier to reconfigure
¾ Antifuse ) – Nonvolatile configuration ) – Faster than SRAM based ) – No reconfiguration